基于FPGA及以太網(wǎng)技術(shù)的100G接口板設(shè)計(jì).pdf

1、近年來，隨著IT行業(yè)的高速發(fā)展，高清視頻、虛擬化、電子商務(wù)、無線3G以及4G網(wǎng)絡(luò)等各種新興業(yè)務(wù)不斷涌現(xiàn)，人們對于網(wǎng)絡(luò)帶寬的需求正在飛速增長，而云計(jì)算的出現(xiàn)及部署更加速了人們對網(wǎng)絡(luò)帶寬需求的增長，這勢必導(dǎo)致網(wǎng)絡(luò)匯聚節(jié)點(diǎn)網(wǎng)絡(luò)帶寬的成倍增長。高端路由器作為在數(shù)據(jù)中心和骨干網(wǎng)絡(luò)層使用的關(guān)鍵互聯(lián)設(shè)備，其10G端口已不能滿足業(yè)務(wù)對于帶寬的需求，研究和開發(fā)支持100G端口的以太網(wǎng)設(shè)備就變得十分必要和迫切了。
　　以往的以太網(wǎng)設(shè)備，多是以專用的網(wǎng)

2、絡(luò)處理芯片為主體設(shè)計(jì)的，而專用芯片的設(shè)計(jì)不夠靈活、移植性不強(qiáng)，而且價格昂貴，導(dǎo)致以太網(wǎng)設(shè)備成本高。本文結(jié)合可編程邏輯器件設(shè)計(jì)靈活、可移植性強(qiáng)的特點(diǎn)，采用Altera公司最新StratixV可編程邏輯器件，設(shè)計(jì)一套以兩片F(xiàn)PGA為主體的系統(tǒng)方案，兩片F(xiàn)PGA分別進(jìn)行包處理和流量管理，可實(shí)現(xiàn)完善的100G路由轉(zhuǎn)發(fā)功能。
　　硬件設(shè)計(jì)部分對系統(tǒng)的主要功能模塊:MPU模塊、FPGA模塊、CFP模塊以及
　　電源和時鐘模塊進(jìn)行詳細(xì)設(shè)計(jì)

3、。理論研究在參閱了IEEE802.3ba標(biāo)準(zhǔn)及其相關(guān)會議文稿的基礎(chǔ)上，對100G以太網(wǎng)物理層架構(gòu)及其實(shí)現(xiàn)上進(jìn)行深入研究，詳細(xì)闡述64B/66B的編解碼、并行自同步擾解碼以及PCS層MLD通道分發(fā)機(jī)制的原理，并用verilogHDL語言對其進(jìn)行設(shè)計(jì)，在modelsim上對其各個部分進(jìn)行仿真，驗(yàn)證邏輯設(shè)計(jì)的正確性。
　　最后在系統(tǒng)層面上對其進(jìn)行測試設(shè)計(jì)，結(jié)合100G CFP光模塊，用spirent公司的testcenter專業(yè)打流測試