基于FPGA的直接數(shù)字式頻率合成器DDS的設(shè)計(jì).pdf

1、直接數(shù)字頻率合成器DDS和數(shù)字信號(hào)處理器DSP一樣，是一種非常重要的現(xiàn)代化數(shù)字技術(shù)。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。它一般是要經(jīng)過(guò)數(shù)字式的時(shí)間轉(zhuǎn)換信號(hào)再通過(guò)執(zhí)行數(shù)模轉(zhuǎn)換產(chǎn)生正弦波。因?yàn)橹苯訑?shù)字頻率合成器設(shè)備上運(yùn)行的是數(shù)字式的信號(hào)，所以它可以在輸出的頻率、正弦波頻率的分解以及運(yùn)行于寬頻率頻譜之間進(jìn)行相互轉(zhuǎn)換。和傳統(tǒng)的頻率合成器件相比較，DDS具有比較低的成本、較低的功耗、較高的分

2、辨率以及轉(zhuǎn)換時(shí)間快等許多優(yōu)點(diǎn)，廣泛的應(yīng)用在電子通信系統(tǒng)以及雷達(dá)系統(tǒng)等領(lǐng)域，是一種用來(lái)實(shí)現(xiàn)設(shè)備全數(shù)字化的關(guān)鍵性的技術(shù)。
　　 本文第一部分介紹了直接數(shù)字頻率合成器DDS的國(guó)內(nèi)外現(xiàn)狀和課題提出的背景及設(shè)計(jì)目標(biāo)。文章的第二部分首先講述了現(xiàn)場(chǎng)可編程門陣列FPGA的一些基本知識(shí)，包括FPGA的基本結(jié)構(gòu)、特點(diǎn)、編程工藝及開發(fā)流程。接下來(lái)對(duì)FPGA的開發(fā)語(yǔ)言(VHDL和VerilogHDL)和開發(fā)工具做了簡(jiǎn)單介紹。文章的第三部分在分析了直接數(shù)

3、字頻率合成器DDS的工作原理及其基本結(jié)構(gòu)的基礎(chǔ)上得出了它的實(shí)現(xiàn)方法。這部分的重點(diǎn)是如何解決ROM瓶頸受限的問題。文章的第四部分在介紹了DDS的幾個(gè)組成部分的基礎(chǔ)上，通過(guò)VerilogHDL硬件描述語(yǔ)言對(duì)相位累加器模塊、脈沖產(chǎn)生模塊、ROM查找表模塊及DDS的頂層模塊進(jìn)行了設(shè)計(jì)及綜合。第五部分使用QuartusⅡ軟件對(duì)所涉及的DDS直接數(shù)字頻率合成器進(jìn)行了仿真及驗(yàn)證。
　　 最后，通過(guò)對(duì)所設(shè)計(jì)的直接數(shù)字頻率合成器DDS仿真驗(yàn)證，實(shí)