高速圖像采集壓縮存儲(chǔ)系統(tǒng)設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩71頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著因特網(wǎng)以及數(shù)字多媒體技術(shù)的迅猛發(fā)展,人們對(duì)數(shù)據(jù)傳輸?shù)乃俣忍岢隽诵碌囊?。圖像數(shù)據(jù)在存儲(chǔ)及傳輸過程中占用了大量帶寬資源,因此圖像壓縮技術(shù)就顯得尤為重要。FPGA是實(shí)現(xiàn)圖像壓縮處理技術(shù)的理想平臺(tái),本文就是以此為切入點(diǎn),設(shè)計(jì)了在FPGA平臺(tái)上實(shí)現(xiàn)圖像采集壓縮存儲(chǔ)的方法。
  本文對(duì)系統(tǒng)的三個(gè)主要環(huán)節(jié)分別進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。圖像采集部分使用Camera Link接口高速數(shù)字相機(jī)采集圖像,根據(jù) Camera Link協(xié)議時(shí)序,設(shè)計(jì)了Cam

2、era Link硬件電路;圖像壓縮部分采用JPEG圖像壓縮標(biāo)準(zhǔn),對(duì)于二維離散余弦變換利用變換系數(shù)對(duì)稱性和FPGA的流水特性,提出一種節(jié)省系統(tǒng)運(yùn)行時(shí)間,利于工程實(shí)現(xiàn)的快速2D-DCT算法,將 DCT系數(shù)分時(shí)賦值,連續(xù)做兩次 DCT變換,實(shí)現(xiàn)數(shù)據(jù)的無縫處理,量化模塊預(yù)先將除法數(shù)據(jù)存入內(nèi)存,通過查找方式相乘,把除法轉(zhuǎn)換為乘法運(yùn)算。熵編碼模塊采用Huffman編碼,直流系數(shù)和交流系數(shù)分別進(jìn)行編碼,通過數(shù)據(jù)拼接將變長(zhǎng)碼轉(zhuǎn)換為定長(zhǎng)碼進(jìn)行輸出,得到最

3、終的Huffman碼流。圖像存儲(chǔ)模塊通過設(shè)計(jì)SDRAM的讀寫控制時(shí)序?qū)D像壓縮數(shù)據(jù)存入存儲(chǔ)資源中。
  本文的實(shí)現(xiàn)方案中,在片上資源足夠的情況下,把壓縮模塊做乒乓操作,以面積換取系統(tǒng)運(yùn)行速度,在提高系統(tǒng)處理速度的同時(shí),增加了其數(shù)據(jù)吞吐率,保證了圖像數(shù)據(jù)處理的時(shí)間連續(xù)性,達(dá)到了圖像處理對(duì)系統(tǒng)實(shí)時(shí)性的要求。
  系統(tǒng)基于Xilinx公司的Virtex-6開發(fā)板,在ISE14.6的開發(fā)環(huán)境中,使用Verilog HDL語(yǔ)言開發(fā)完成

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論