一種高速數(shù)據(jù)采集及存儲系統(tǒng)的研究.pdf

1、現(xiàn)代工業(yè)生產(chǎn)和科學研究對數(shù)據(jù)采集的要求日益提高，在雷達、聲納、軟件無線電、瞬態(tài)信號測量等一些高速、高精度的測量中，需要進行高速數(shù)據(jù)采集。高速數(shù)據(jù)采集對信號完整性信號干擾、高速PCB布線及數(shù)據(jù)處理和高速實時存儲要求極高，而其應用環(huán)境又往往非常復雜，所以在目前的實際應用中，很難找到一種既能進行高速數(shù)據(jù)采集、又能大容量存儲的數(shù)據(jù)采集系統(tǒng)，以保證能夠進行長時間的高速數(shù)據(jù)采集。 在此背景下，本文提出了一種高速數(shù)據(jù)采集及存儲的解決方案，將嵌

2、入式微處理器及大容量ATA硬盤直接嵌入具有PCI總線及USB總線的采集卡上，實現(xiàn)既可聯(lián)機運行也可脫機運行的高速數(shù)據(jù)采集及存儲系統(tǒng)。 本文先介紹了高速數(shù)據(jù)采集的國內外發(fā)展現(xiàn)狀和體系結構，對照傳統(tǒng)數(shù)據(jù)采集系統(tǒng)，探討了體系結構中幾個關鍵技術。其中，海量高速存儲技術是本方案的關鍵，通過分析高速．AD轉換技術、大容量緩存、海量存儲技術、數(shù)據(jù)傳輸和控制等關鍵技術，提出一套更加具有通用性，能適應各種環(huán)境，滿足長時間連續(xù)高速采集存儲的要求的解決

3、方案。 其次，敘述了基于USB總線硬件系統(tǒng)的體系結構及設計原理；詳細介紹了如．何實現(xiàn)AD轉換電路抗干擾以及如何采用嵌入式處理器LPC2214、高速緩存IDT72V3690電路、FPGA芯片EPlC2214等電路設計實現(xiàn)簡易RAID0存儲陣列；重點敘述了FPGA．設計ATA控制器和RAID0邏輯的過程，介紹了FPGA內部邏輯是如何工作，將數(shù)據(jù)有序高效地并行存儲到磁盤中去的。 接著，介紹了如何采用軟件分層的思想對LPC221