基于FPGA的可編程高速路由查找算法的研究與實現(xiàn).pdf

1、隨著 IP網絡的高速發(fā)展，各種多媒體業(yè)務也應運而生，人們對網絡的速度要求也越來越高。路由查找速度成為了制約網絡速度的瓶頸。一般的軟件查找算法難以達到速度要求，因此對硬件查找算法的研究顯得尤為重要。
　　論文首先概述了課題背景及研究內容，介紹了一些已有的算法，包括若干典型的硬件算法，總結了各個算法的優(yōu)缺點。接著，論文提出了一種FPGA硬件平臺上基于二叉樹的最長前綴匹配路由查找算法及其實現(xiàn)結構 BstLpmF(Binary Searc

2、h Tree-Based Longest Prefix Match for Fpga)，利用硬件的并行處理和流水線設計，大幅度提高了查找速度與效率，并引入低功耗設計思想，降低了整個算法結構的功耗。論文還設計了完善的路由轉發(fā)表更新消息，使得FPGA中的路由轉發(fā)表的更新方便簡單，且不影響正常的查找操作。然后論文詳細介紹了該算法在FPGA中的設計實現(xiàn)，在Xilinx ISE10.1軟件中完成了各個模塊的編碼，在Synplify Pro9.6.