一種顯化硬件木馬功耗的設(shè)計方法.pdf

1、隨著科學(xué)技術(shù)的發(fā)展，集成電路的規(guī)模不斷增大，功能復(fù)雜度不斷提升，半導(dǎo)體設(shè)計制造行業(yè)全球化趨勢不斷加強，迫使芯片設(shè)計和生產(chǎn)的多個環(huán)節(jié)相分離，使得在芯片中植入硬件木馬成為可能。由于硬件木馬一般都是第三方精心設(shè)計實現(xiàn)，并且是對底層硬件進行的修改，具有隱蔽性強、破壞力大、設(shè)計實現(xiàn)要求高、檢測難度大等特點。為應(yīng)對硬件木馬帶來的安全威脅，本文以基于旁路功耗信息分析的硬件木馬防護及檢測技術(shù)為基礎(chǔ)，研究顯化硬件木馬的方法，主要工作有：
　　隨著集

2、成電路規(guī)模不斷擴大，規(guī)模相對很小的木馬電路表現(xiàn)出的旁路信息極易被淹沒。為了顯化硬件木馬功耗，本文提出了一種分時控制的硬件木馬功耗顯化方法。通過對時鐘網(wǎng)絡(luò)的分時模塊控制，降低芯片的瞬時動態(tài)功耗，顯化了硬件木馬功耗。實驗數(shù)據(jù)表明：當劃分為3個大小較均衡的模塊時，各周期的峰值功耗可以降到29.9％~36.2%之間；在降低總的瞬時動態(tài)功耗情況下，木馬功耗可以得到平均3.02倍的顯化。
　　功能模塊劃分完成之后，各模塊之間一般有信息交互。為

3、了實際應(yīng)用分時功耗顯化機制，提出兩種方案：一種是插入隔離鏈方法，該法簡單易用，可自動化實現(xiàn)，但面積與延時開銷較大；另一種是棧入式設(shè)計方法，該方法要對設(shè)計中模塊間寄存器棧位關(guān)系進行調(diào)整，但是無需插入額外邏輯，面積與延時開銷很小。實驗數(shù)據(jù)表明：對10個模塊的邏輯電路，應(yīng)用分時機制與棧入式設(shè)計后，在沒有額外增加面積和延時的情況下，各周期的峰值功耗可以降低到5.74%~10.87%之間，大部分集中在10.5%左右；在降低總的瞬時動態(tài)功耗情況下，