Σ-ΔADC中低功耗抽取濾波器的設(shè)計.pdf

1、本文著重對Σ-ΔADC中抽取濾波器的低功耗設(shè)計進行研究。通過采用Noble定理和多項分解相結(jié)合的方式改進系統(tǒng)算法架構(gòu)，并優(yōu)化電路結(jié)構(gòu)達到降低功耗的目的。仿真數(shù)據(jù)表明，采用該方案后，抽取濾波器的功耗減少50％。
　　Σ-ΔADC主要用于高精度的數(shù)據(jù)轉(zhuǎn)換、精密測量中。它主要包括兩個部分：Σ-Δ調(diào)制器和數(shù)字抽取濾波器。其中，Σ-Δ調(diào)制器以遠大于信號Nyquist帶寬的頻率對信號進行采樣，并對輸入的模擬信號進行調(diào)制，輸出為高速、低精度的數(shù)

2、字信號。其中，有用信號與絕大部分的噪聲處在兩個不同的頻帶。為除去該數(shù)字信號中的噪聲，實現(xiàn)噪聲和有用信號的分離，需要使用數(shù)字抽取濾波器對其進行濾波和降采樣。且Σ-ΔADC的精度取決于Σ-Δ調(diào)制器，功耗和面積取決于抽取濾波器，本文以其功耗為出發(fā)點，在減少功耗的基礎(chǔ)上對面積進行優(yōu)化。
　　本文設(shè)計的低功耗抽取濾波器是針對具體應(yīng)用而言的，但其方法也適用于其他領(lǐng)域的低功耗濾波器設(shè)計。文中的Σ-ΔADC主要用于信號Nyquist帶寬為15Hz

3、的低頻測量領(lǐng)域，其過采樣率為1280，過采樣頻率為19.2kHz，實現(xiàn)24bits分辨率、有效位數(shù)為18bits的高精度輸出。針對該Σ-ΔADC，抽取濾波器的系統(tǒng)指標為：抽取率為1280，通帶(0~3Hz)衰減小于0.01dB，阻帶混疊小于100dB。針對該設(shè)計指標，抽取濾波器的結(jié)構(gòu)采取4階320抽取率的CIC抽取濾波器、2倍抽取的CIC補償濾波器和2倍抽取的半帶濾波器級聯(lián)而成。在以低功耗方案設(shè)計該CIC濾波器的過程中，將此濾波器分解為

4、一個4階5倍抽取率的CIC濾波器和4階64倍抽取率的CIC濾波器，由于CIC補償濾波器設(shè)計之初留了一定的裕度。為對其功耗進行優(yōu)化，對CIC濾波器的結(jié)構(gòu)進行底層改進，使高頻單元的運算量的大大減少，從而減少功耗。同時，在電路綜合上采取門控時鐘代替使能信號、邏輯優(yōu)化技術(shù)來減少非必要翻轉(zhuǎn)，從而減少功耗。
　　為驗證本論文中的低功耗方案，采取常規(guī)設(shè)計與低功耗設(shè)計的數(shù)字抽取濾波器對比設(shè)計方案，其中，常規(guī)設(shè)計的數(shù)字抽取濾波器已經(jīng)流片，測試結(jié)果良