基于SoC低功耗Pipeline ADC的設(shè)計(jì).pdf

1、在現(xiàn)代數(shù)字通信系統(tǒng)中,模數(shù)轉(zhuǎn)換器是一個(gè)重要的組成模塊。隨著嵌入式系統(tǒng)以及CMOS工藝的高速發(fā)展,高速度低功耗的模數(shù)轉(zhuǎn)換器已經(jīng)成為當(dāng)下的設(shè)計(jì)熱點(diǎn)之一。
　　本文基于GSMC0.18μm工藝,設(shè)計(jì)一款應(yīng)用在嵌入式系統(tǒng)下的流水線(xiàn)型模數(shù)轉(zhuǎn)換器,其供電電壓為1.8V,轉(zhuǎn)換精度為10bit,轉(zhuǎn)換速率為100Msps。本論文的主要內(nèi)容如下:
　　分析并且比較現(xiàn)有模數(shù)轉(zhuǎn)換器的基本結(jié)構(gòu)以及它們各自的工作特點(diǎn),以闡釋流水線(xiàn)型模數(shù)轉(zhuǎn)換器適合應(yīng)用在

2、嵌入式系統(tǒng)中的原因。研究并且分析流水線(xiàn)型模數(shù)轉(zhuǎn)換器的基本工作原理以及設(shè)計(jì)理論,并且分析了當(dāng)前主流的數(shù)字校正原理。研究現(xiàn)有的應(yīng)用中的流水線(xiàn)型模數(shù)轉(zhuǎn)換器的各種低功耗技術(shù),并分析其優(yōu)缺點(diǎn)。
　　對(duì)于電路設(shè)計(jì),考慮到系統(tǒng)功耗、性能以及芯片面積的折中,本設(shè)計(jì)采用1.5bit的級(jí)聯(lián)結(jié)構(gòu);且比較現(xiàn)有前置采樣保持電路,確定電荷轉(zhuǎn)移型結(jié)構(gòu)作為本設(shè)計(jì)的采樣保持電路;同時(shí)設(shè)計(jì)一款高性能的增益自舉運(yùn)算放大器為采樣保持電路以及后續(xù)單級(jí)工作;針對(duì)傳統(tǒng)增益自舉

3、開(kāi)關(guān)用作底板開(kāi)關(guān)時(shí)的溝道電荷泄露的不對(duì)稱(chēng)性缺點(diǎn),本文提出一種新式的增益自舉開(kāi)關(guān),通過(guò)預(yù)充電電路以及對(duì)稱(chēng)結(jié)構(gòu),在避免開(kāi)關(guān)擊穿效應(yīng)以及不提高功耗的前提下,降低開(kāi)關(guān)電阻,且顯著提高采樣精度;完成各個(gè)子轉(zhuǎn)換級(jí)電路的設(shè)計(jì),且為了降低模數(shù)轉(zhuǎn)換器的整體功耗,本設(shè)計(jì)采用動(dòng)態(tài)比較器、運(yùn)算放大器級(jí)間共享技術(shù)以及逐級(jí)縮減技術(shù);完成帶隙基準(zhǔn)、數(shù)字校正電路、偏置電路以及時(shí)鐘電路的設(shè)計(jì);完成子轉(zhuǎn)換級(jí)版圖設(shè)計(jì),包括子模數(shù)轉(zhuǎn)換電路以及余量增益放大電路,以及數(shù)字校正的版