基于數(shù)字串行的濾波器優(yōu)化設(shè)計.pdf

1、數(shù)字信號處理系統(tǒng)廣泛應(yīng)用在生產(chǎn)生活的各個方面,而作為其中重要組成部分的數(shù)字濾波器更是成為了研究的焦點。FIR濾波器具有穩(wěn)定、線性相位、設(shè)計靈活等優(yōu)點,因而得到了更加頻繁的使用?，F(xiàn)代數(shù)字信號處理系統(tǒng)對實時性、靈活性要求越來越高,軟件方式一般無法滿足實時性需求,硬件中FPGA的實現(xiàn)方法有著和DSP同樣的靈活性和與ASIC接近的實時性,所以基于FPGA的數(shù)字信號處理系統(tǒng)設(shè)計正得以重視并廣泛研究。濾波器可以以不同的結(jié)構(gòu)和算法實現(xiàn),不同結(jié)構(gòu)的所占

2、用的硬件資源和性能有所差異。以往的研究主要集中在串行結(jié)構(gòu)和并行結(jié)構(gòu),串行結(jié)構(gòu)雖然占用硬件較少,但是處理速度慢;并行結(jié)構(gòu)保證了速度的需求,但會造成硬件的過度消耗,而芯片資源是有限的。數(shù)字串行可以在滿足設(shè)計需要的速度要求下,合理的減少硬件的占用,達到速度和面積之間的平衡,提高了實現(xiàn)效率。
　　本課題首先設(shè)計了數(shù)字串行結(jié)構(gòu)的加法器、乘法器,它們是數(shù)字濾波器的基本構(gòu)成單元。并與傳統(tǒng)結(jié)構(gòu)的算術(shù)單元進行了性能比較,結(jié)果顯示數(shù)字串行結(jié)構(gòu)的算術(shù)單

3、元實現(xiàn)更加有效率。并且建立了性能模型,制作了硬宏,以后的設(shè)計中可以直接計算和調(diào)用。
　　對FIR濾波器的結(jié)構(gòu)和線性相位特性進行了研究,設(shè)計了數(shù)字串行結(jié)構(gòu)的濾波器。與串行結(jié)構(gòu)和并行結(jié)構(gòu)的濾波器性能比較,結(jié)果表明,在適中的字長單元時,數(shù)字串行結(jié)構(gòu)的 FIR濾波器綜合性能優(yōu)于串行和并行結(jié)構(gòu)的濾波器,說明數(shù)字串行結(jié)構(gòu)是有效的。為了提高系統(tǒng)的吞吐率,還在其中加入了流水線設(shè)計。
　　正則有符號數(shù)編碼 CSD可以簡化乘法器的復(fù)雜度,提高了