高效能ESCA協(xié)處理器驗(yàn)證技術(shù)研究.pdf

1、隨著處理器結(jié)構(gòu)的日益復(fù)雜使得對(duì)處理器功能進(jìn)行有效驗(yàn)證變得越來越重要和關(guān)鍵。本項(xiàng)目組面向工程與科學(xué)計(jì)算,基于混合計(jì)算思想設(shè)計(jì)了一款高效能多核協(xié)處理器-ESCA(Engineeringand Scientific Computing Accelerator)。ESCA處理器采用SIMD/Vector/Sub-word等技術(shù)實(shí)現(xiàn)高效能,作為協(xié)處理器對(duì)應(yīng)用中的計(jì)算密集型任務(wù)進(jìn)行加速。本課題主要圍繞高效能計(jì)算協(xié)處理器ESCA驗(yàn)證關(guān)鍵技術(shù)的研究及其

2、實(shí)現(xiàn)展開。
　　本文首先介紹ESCA的體系結(jié)構(gòu),包括計(jì)算陣列、控制內(nèi)核、存儲(chǔ)組織、總線接口等硬件結(jié)構(gòu),然后闡述了ESCA處理器的指令集結(jié)構(gòu),為更好地了解驗(yàn)證對(duì)象、制定驗(yàn)證方案以及后續(xù)驗(yàn)證方法映射的敘述打下基礎(chǔ)。
　　其次,本文研究探討了邊界值驗(yàn)證、等價(jià)類驗(yàn)證和基于決策表的驗(yàn)證三大功能驗(yàn)證方法,并提出了綜合驗(yàn)證方法。首先根據(jù)待測(cè)功能單元輸入變量間是否存在依賴關(guān)系、是否遵從單故障假設(shè)以及是否存在大量的異常處理,其次通過基準(zhǔn)驗(yàn)證方

3、法與輔助驗(yàn)證方法結(jié)合的綜合驗(yàn)證方法,產(chǎn)生出最符合待測(cè)單元特性的驗(yàn)證案例集。
　　在此基礎(chǔ)之上,本文采用軟硬件協(xié)同驗(yàn)證方法,對(duì)芯片功能驗(yàn)證的平臺(tái)搭建和工作流程進(jìn)行了介紹。并通過IALU、FMAC、DMA功能單元驗(yàn)證案例產(chǎn)生的過程,說明了邊界值驗(yàn)證、等價(jià)類驗(yàn)證、決策表驗(yàn)證方法以及綜合驗(yàn)證法的應(yīng)用過程。
　　最后介紹了ESCA其他功能單元綜合驗(yàn)證法的選擇實(shí)例和采用的覆蓋率工具,并從覆蓋率和驗(yàn)證規(guī)模兩方面給出了ESCA驗(yàn)證工作的評(píng)測(cè)