基于多模擬器協(xié)同模擬的微處理器驗證技術研究.pdf_第1頁
已閱讀1頁，還剩108頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著通用高性能微處理器進入多核時代，處理器芯片的設計規(guī)模大大增加，隨之而來的是功能驗證復雜度的急劇提升，開發(fā)一種可以快速定位設計錯誤的驗證平臺，對縮短處理器的上市時間具有至關重要的作用。
　　本文設計并實現(xiàn)了一種基于Verilog模擬器與C模擬器協(xié)同模擬的微處理器驗證平臺BugFinder。該平臺利用GEM5模擬器實現(xiàn)了待驗證微處理器的參考模型，并通過SystemVerilog DPI接口將待驗證微處理器的RTL模型與GEM5參考

2、模型相連。通過在RTL和GEM5上運行相同的測試程序，并比較每條指令的執(zhí)行結果，當RTL設計錯誤被觸發(fā)時，可以快速準確的定位到出錯現(xiàn)場。
　　本文的主要工作如下：
　　1.提出了一種RTL和C模型協(xié)同模擬驗證的框架。分析了協(xié)同模擬的基本理論、總體架構、同步需求、通信方法等。
　　2.在所提出的框架基礎上，設計了一個微處理器協(xié)同模擬驗證的原型系統(tǒng)。該系統(tǒng)包含GEM5參考模型、RTL信息提取模塊、控制模塊等。重點介紹了RT

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論