雙核芯片中斷控制器的研究和開發(fā).pdf

1、伴隨著微型計算機不斷更新?lián)Q代，其硬件和軟件系統(tǒng)都在經(jīng)歷著翻天覆地的變化，尤其是遵循摩爾定律的硬件集成電路的發(fā)展，其中CPU扮演著極其重要的角色。不管怎么發(fā)展，總之是以“集成度越來越高、功能越來越強、體積越來越小、主頻越來越高、功耗越來越低”為趨勢。中斷模塊作為CPU接口中必不可少的組成部分，其發(fā)展極為迅速。尤其是隨著處理器向多核邁進，核與核之間的握手通信越來越復(fù)雜，中斷控制器擔(dān)當(dāng)?shù)娜蝿?wù)也越來越重要。目前，在國內(nèi)，多核系統(tǒng)中斷處理的研究領(lǐng)

2、域還幾乎是片空白?；谶@樣的現(xiàn)狀，本文提出并設(shè)計了一種供雙核系統(tǒng)使用的中斷控制器，它是基于POWERPC體系的64位RISC雙核通信微處理器芯片，可以實現(xiàn)核2(通信處理器模塊)的中斷源到核1(響應(yīng)中斷的核)的請求，接口模塊的中斷源到核1的請求，24個外部信號源到核1的請求，基本解決了雙核系統(tǒng)復(fù)雜中斷的處理，完全達到了預(yù)期的目標(biāo)，保證了多核之間的可靠通信。此外，在產(chǎn)生中斷模塊時鐘源的過程中，提出了一種用組合邏輯電路實現(xiàn)高階時鐘分頻的方法，