基于可編程器件的存儲測試系統(tǒng)設計.pdf

1、存儲測試是指在對被測對象無影響或影響在允許范圍的條件下，在被測體內置入微型數(shù)據(jù)采集與存儲測試儀，現(xiàn)場實時完成信息的快速采集與記憶，事后回收記錄儀，由計算機處理和再現(xiàn)測試信息的一種動態(tài)測試技術。可編器件的誕生給存儲測試系統(tǒng)帶來了巨大的意義。本文就是針對存儲測試系統(tǒng)的內部電路部分展開研究的，根據(jù)可編程器件的特點，實現(xiàn)了模擬陣列和數(shù)字陣列可自由配置和在線編程的功能。 本文首先從數(shù)字電路部分和模擬電路部分進行了分析，并分別用可編程模擬器

2、ispPAC20和專用集成電路進行了存儲模塊設計和研究。最后，通過PSoC方案與其它方案的比較，控制器選用賽普拉斯公司的PSoC片上系統(tǒng)微處理器作為控制核心，該處理器除具有一般MCU所具備的數(shù)字處理功能外，PSoC芯片內部還集成了不同數(shù)量的模擬模塊以及相關的模擬總線、比較總線和模擬緩沖器。用戶可以通過有效的配置片內的數(shù)字和模擬模塊資源，來實現(xiàn)所需的特定功能，節(jié)省了系統(tǒng)資源，同時由于PSoC引入了動態(tài)可重新配置功能，真正實現(xiàn)了在線可編程，