基于FPGA開放CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、CPU是計(jì)算機(jī)系統(tǒng)控制中心，復(fù)雜程度高設(shè)計(jì)困難。對計(jì)算機(jī)專業(yè)的學(xué)生來說，掌握了CPU的設(shè)計(jì)基礎(chǔ)和經(jīng)驗(yàn)，對今后的軟硬件開發(fā)工作來說會有大的幫助。所以教學(xué)CPU系統(tǒng)的設(shè)計(jì)開發(fā)是高等學(xué)校計(jì)算機(jī)本科專業(yè)課程體系的一個熱點(diǎn)。但是目前國內(nèi)高校普遍使用的教學(xué)計(jì)算機(jī)，大多只能實(shí)現(xiàn)驗(yàn)證性的實(shí)驗(yàn)，無法完成創(chuàng)造性的綜合設(shè)計(jì)實(shí)驗(yàn)。驗(yàn)證性實(shí)驗(yàn)?zāi)Ｊ讲荒芙o學(xué)生提供自主設(shè)計(jì)和發(fā)揮的空間。要想改變這種現(xiàn)狀就需要進(jìn)行教學(xué)CPU的研究設(shè)計(jì)。
　　本研究采用大規(guī)模可編程

2、器件FPGA為設(shè)計(jì)芯片，以TEC-XP教學(xué)實(shí)驗(yàn)計(jì)算機(jī)為硬件平臺，使用當(dāng)前流行的硬件設(shè)計(jì)語言VHDL和ABEL語言進(jìn)行硬件描述。最終設(shè)計(jì)實(shí)現(xiàn)一個功能相對簡單的CPU系統(tǒng)，并且能夠?qū)υ撓到y(tǒng)的設(shè)計(jì)方案進(jìn)行測試和驗(yàn)證。以此設(shè)計(jì)為模板，可以針對計(jì)算機(jī)專業(yè)的硬件實(shí)踐教學(xué)開設(shè)一個全新的實(shí)驗(yàn)項(xiàng)目，由學(xué)生自主設(shè)計(jì)研制CPU系統(tǒng)，從而實(shí)現(xiàn)用設(shè)計(jì)的CPU構(gòu)建完成的教學(xué)計(jì)算機(jī)系統(tǒng)?，F(xiàn)場可編程門列陣FPGA屬于專用集成電路中的一種，是半定制式電路。FPGA芯片功

3、耗低，設(shè)計(jì)方便同時修改靈活。因此采用FPGA來進(jìn)行教學(xué)設(shè)計(jì)實(shí)驗(yàn)，可以方便實(shí)現(xiàn)一個簡單CPU的功能設(shè)計(jì)與實(shí)現(xiàn)。TEC-XP教學(xué)計(jì)算機(jī)是清華大學(xué)科教儀器廠研制的一款針對計(jì)算機(jī)專業(yè)本科硬件實(shí)踐教學(xué)的實(shí)驗(yàn)臺。該實(shí)驗(yàn)平臺采取雙CPU系統(tǒng)，其中由CPLD芯片完成的CPU系統(tǒng)可以實(shí)現(xiàn)計(jì)算機(jī)組成原理的部件實(shí)驗(yàn)，而由FPGA芯片實(shí)現(xiàn)的CPU部分可以用來完成一個簡單全新的RISC結(jié)構(gòu)的MIPS計(jì)算機(jī)CPU的設(shè)計(jì)實(shí)驗(yàn)。這2個CPU系統(tǒng)運(yùn)行同樣的指令系統(tǒng)，可以

4、確保軟件系統(tǒng)的兼容性。VHDL語言是功能強(qiáng)大的硬件描述語言，可以很靈活的實(shí)現(xiàn)完成FPGA-CPU各個模塊的功能。FPGA-CPU的設(shè)計(jì)要求對CPU功能進(jìn)行認(rèn)真研究和學(xué)習(xí)，在此基礎(chǔ)上對CPU功能提出需求建議，從而完成設(shè)計(jì)方案。從確定指令系統(tǒng)架構(gòu)開始著手，進(jìn)行指令集、指令格式、尋址方式和執(zhí)行流程的設(shè)計(jì)和實(shí)現(xiàn)。然后對FPGA-CPU進(jìn)行整體結(jié)構(gòu)設(shè)計(jì)和細(xì)化。本課題的CPU設(shè)計(jì)可以劃分為4個邏輯部件模塊:頂層模塊、運(yùn)算器部件模塊、數(shù)據(jù)總線部件和控