基于時(shí)延的物理防克隆技術(shù)研究與實(shí)現(xiàn).pdf

1、物理防克隆函數(shù)(Physical Unclonable Function，PUF)是物理安全領(lǐng)域的一種熱門技術(shù)。憑借防克隆攻擊、防篡改以及輕量級(jí)等良好的特性，使其在系統(tǒng)認(rèn)證及密鑰生成等安全方面具有廣泛的應(yīng)用前景。隨著研究的深入，物理防克隆函數(shù)的實(shí)現(xiàn)方式越來越多樣化，基于時(shí)延的物理防克隆函數(shù)是其中一種比較成熟的方案，其原理簡單、實(shí)現(xiàn)方式多樣并展現(xiàn)出了良好的物理防克隆特性。
　　本文設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的微處理器PUF方案，借鑒微

2、處理器指令執(zhí)行原理提取FPGA陣列上的隨機(jī)時(shí)延作為該物理實(shí)體的標(biāo)簽，經(jīng)過在Spartan6 FPGA平臺(tái)上測(cè)試驗(yàn)證，基本可以滿足物理防克隆函數(shù)的特性和要求。
　　本文首先介紹了物理防克隆函數(shù)的相關(guān)定義和屬性，分析了基于時(shí)延的物理防克隆函數(shù)的基本原理，比較和分析了不同實(shí)現(xiàn)方式的性能。然后分析了微處理器PUF的基本原理、設(shè)計(jì)方案并在S3C2440微處理器上進(jìn)行了驗(yàn)證性測(cè)試，測(cè)試結(jié)果表明該P(yáng)UF的實(shí)現(xiàn)方案具有可行性。接著給出了基于FPG

3、A的微處理器PUF的系統(tǒng)實(shí)現(xiàn)方案，包括軟硬件平臺(tái)的介紹、系統(tǒng)結(jié)構(gòu)分析、功能模塊設(shè)計(jì)與仿真，并對(duì)該系統(tǒng)方案進(jìn)行了測(cè)試，針對(duì)測(cè)試結(jié)果分析本文所設(shè)計(jì)的PUF實(shí)現(xiàn)方案的相關(guān)屬性。
　　同時(shí)，本文將設(shè)計(jì)實(shí)現(xiàn)的物理防克隆函數(shù)電路應(yīng)用于認(rèn)證和密鑰流生成器中，闡述了認(rèn)證和密鑰流生成器的實(shí)現(xiàn)原理，并分析了本文所設(shè)計(jì)的物理防克隆函數(shù)應(yīng)用于認(rèn)證和密鑰流生成器的方式，最后分析了應(yīng)用于認(rèn)證后的效果以及生成的密鑰序列的性能，測(cè)試結(jié)果表明可以有效的實(shí)現(xiàn)認(rèn)證，生