PDP顯示驅(qū)動芯片中高低壓轉(zhuǎn)換電路的設(shè)計.pdf

1、近年來等離子顯示器(PDP)己成為高清晰度電視(HDTV)及壁掛式彩電的主流產(chǎn)品之一。然而過高的成本成為PDP普及的主要障礙,其中昂貴的驅(qū)動芯片是PDP高成本的一個重要方面,因此,迫切需要研制出具有自主知識產(chǎn)權(quán)的低成本的PDP驅(qū)動芯片。本課題任務(wù)就是針對基丁體硅工藝的PDP高壓驅(qū)動芯片的開發(fā),研制山高性能的高低壓轉(zhuǎn)換電路,以滿足低成本PDP驅(qū)動芯片的市場需求。 本論文綜述了PDP的特點、應用以及國內(nèi)外PDP行列高壓驅(qū)動芯片的研究

2、和發(fā)展現(xiàn)狀。對PDP驅(qū)動芯片中高低壓轉(zhuǎn)換電路的研究和發(fā)展現(xiàn)狀做了簡略的介紹,分析了這類電路的特點和改進方向。以此為基礎(chǔ)提出了一系列用于指導該類電路開發(fā)的設(shè)計原則和一套科學可行的設(shè)計方案。隨后在這些原則的指導下,應用該方案基于無錫上華1.5μm標準CMOS工藝線設(shè)計了PDP數(shù)據(jù)選址芯片SED9006S7中的高低壓轉(zhuǎn)換電路。該設(shè)計方案分低壓延時驅(qū)動電路設(shè)計和信號電平提升電路設(shè)計兩部分,低壓延時驅(qū)動部分又分為延時級電路設(shè)計和驅(qū)動級電路設(shè)計。在

3、研究了多種延時級電路的基礎(chǔ)上提出了一種易于調(diào)整延遲時間的新結(jié)構(gòu)的延時級電路。在信號電平提升電路的設(shè)計優(yōu)化方案中。針對最常用的CMOS六管結(jié)構(gòu)的高壓電路通過Hspice軟件仿真確定了各設(shè)計參數(shù)對最終設(shè)計目標的影響。該設(shè)計方案分為三個步驟,逐步縮小了優(yōu)化范圍,最終通過高低壓電路的整體聯(lián)調(diào)確定了應用在PDP的數(shù)據(jù)選址芯片SED9006S7中的高低壓轉(zhuǎn)換電路的各器件尺寸參數(shù)。在對版圖進行了工藝兼容性設(shè)計和工藝可靠性設(shè)計之后在無錫上華流片。對流片

4、后的測試結(jié)果進行了分析和比較,驗證了該設(shè)計的正確性和可行性。在論文最斤的展望中提出了該課題的后續(xù)研究方向。 SED9006S7芯片的實測結(jié)果顯示該芯片的電壓、電流、功耗和頻率等技術(shù)指標均符合實用要求,且優(yōu)于國外同類芯片,而加工成本也大大低于國外同類產(chǎn)品。該設(shè)計方案的提出,向研制具有自主知識產(chǎn)權(quán)的低成本的PDP驅(qū)動芯片的目標又邁出了堅實的一步。 本論文在低壓電路結(jié)構(gòu)上有所創(chuàng)新,提出了一種易于調(diào)節(jié)低壓驅(qū)動信號延時大小的低壓延