基于高低壓兼容工藝的高壓驅(qū)動(dòng)集成電路.pdf

1、電子科技大學(xué)博士學(xué)位論文基于高低壓兼容工藝的高壓驅(qū)動(dòng)集成電路姓名：?jiǎn)堂魃暾?qǐng)學(xué)位級(jí)別：博士專業(yè)：微電子學(xué)與固體電子學(xué)指導(dǎo)教師：李肇基20080601摘要項(xiàng)注入工藝設(shè)計(jì)，可精確控制薄膜SOI背柵效應(yīng)導(dǎo)致的高端厚柵氧器件的穿通擊穿電壓?；贗FO技術(shù)和隔離氧化共用技術(shù)，開發(fā)一種新的lgm超薄膜SOI高低壓兼容工藝，將迄今100V以上級(jí)薄膜SOI高壓工藝的項(xiàng)層硅膜厚度從15Itm降至19m，實(shí)現(xiàn)高壓NLDMOS(NchannelLateralD

2、oublediffusedMOSFET)、厚柵氧PLDMOS(PchannelLateralDoublediffusedMOSFET)、5VCMOS的單片集成。利用基于IFO技術(shù)的薄膜SOI高低壓兼容工藝，研制成功64位、80V、20mAPDP尋址驅(qū)動(dòng)電路和用于某軍用裝置的120V、100mA高壓大電流控制電路。3、提出NFFP高壓互連結(jié)構(gòu)。通過求解二維泊松方程，建立具有HVI的單RESURF(ReducedSURfaceField)器

3、件表面電場(chǎng)和電勢(shì)解析模型，利用Ptop降場(chǎng)層的結(jié)終端擴(kuò)展作用以及圓形器件結(jié)構(gòu)的曲率效應(yīng)，增強(qiáng)具有HVI的橫向高壓器件漂移區(qū)耗盡，降低高壓互連線對(duì)器件擊穿特性的有害影響。實(shí)驗(yàn)與仿真結(jié)果表明，器件的擊穿電壓隨著互連線寬度的減小而增加，并與Ptop降場(chǎng)層濃度存在強(qiáng)的依賴關(guān)系，三維仿真結(jié)果與實(shí)驗(yàn)結(jié)果較吻合，而二維仿真并不能較好反映具有HVI的高壓器件擊穿特性。基于NFFP高壓互連結(jié)構(gòu)和硅基薄外延BCD兼容工藝，研制成功880V高壓半橋驅(qū)動(dòng)電路，