用于先進(jìn)PLC的異構(gòu)多核MPU研究與設(shè)計(jì).pdf

1、目前PLC采用的單核微處理器作為處理器越來越難以滿足工業(yè)控制領(lǐng)域日益嚴(yán)格的實(shí)時(shí)性要求。多核處理器以其控制邏輯簡(jiǎn)單、高處理能力、高實(shí)時(shí)性、低功耗等優(yōu)點(diǎn)能滿足PLC處理器所面臨的需求。
　　 本文通過仔細(xì)分析多核處理器發(fā)展現(xiàn)狀及趨勢(shì)，指出了異構(gòu)多核處理器優(yōu)勢(shì)，并根據(jù)當(dāng)前PLC發(fā)展趨勢(shì)及特點(diǎn)，提出了一種用于先進(jìn)PLC的異構(gòu)多核處理器的設(shè)計(jì)。該異構(gòu)多核處理器軟核采用Verilog 硬件描述語言編寫實(shí)現(xiàn)，在內(nèi)部把主控核、基本核、運(yùn)算核和字

2、符串核有機(jī)的結(jié)合在一起。基本核設(shè)計(jì)了基本指令集，其他各功能核根據(jù)各自的功能設(shè)計(jì)了相應(yīng)的特殊指令以及相應(yīng)的特殊硬件。根據(jù)核功能的不同，對(duì)各類核進(jìn)行了結(jié)構(gòu)設(shè)計(jì)，在文中詳細(xì)闡述了設(shè)計(jì)的各類核的結(jié)構(gòu)和指令集以及指令的執(zhí)行流程，并對(duì)主核與從核的通信和相鄰從核的通信及中斷處理過程做了設(shè)計(jì)說明。例如字符串核的設(shè)計(jì)更能說明每個(gè)核處理的任務(wù)可以在很小、很專一的條件下達(dá)到很高效，并且根據(jù)核的復(fù)雜度不同可以設(shè)計(jì)不同的時(shí)鐘頻率。這對(duì)異構(gòu)多核處理器處理速度、實(shí)時(shí)

3、性的提高和功耗的降低都具有極為重要的意義。
　　 本文對(duì)所設(shè)計(jì)的異構(gòu)多核處理器用Verilog語言編寫了軟核，在Libero編程環(huán)境上進(jìn)行了綜合和波形仿真。接著把軟核下載到了型號(hào)為AFS600的FPGA中，并使用軟核的指令集編寫了簡(jiǎn)單的軟核用戶程序進(jìn)行了驗(yàn)證。然后把驗(yàn)證的結(jié)果和設(shè)計(jì)的要求的時(shí)序進(jìn)行了性能比較，其功能達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)，即每一個(gè)核都是結(jié)構(gòu)完整、能獨(dú)立工作，或多個(gè)核協(xié)同工作，且每個(gè)核只專注于少數(shù)幾種類型的操作。異構(gòu)