版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著網(wǎng)絡(luò)和大數(shù)據(jù)的發(fā)展,人們對(duì)信息傳輸?shù)男枨罂焖僭鲩L(zhǎng),傳統(tǒng)的并行接口受到越來(lái)越多的限制,高速串行接口技術(shù)逐漸成為通信中的主流方式。目前常見(jiàn)的串行通信協(xié)議有UART、USB和IEEE1394等。其中1394接口以其多通道、高速率等特點(diǎn)被廣泛應(yīng)用與系統(tǒng)總線(xiàn)與視頻傳輸。1394接口由IEEE(電氣與電子工程師協(xié)會(huì))于1995年制定出傳輸標(biāo)準(zhǔn),傳輸峰值可以達(dá)到400MB/S,同時(shí)支持100MB/S和200MB/S速率傳輸。2001年IEEE對(duì)1
2、394接口重新制定規(guī)范,頒布的1394B的傳輸速度可以達(dá)到800MB/S,如果使用塑料光纖它的最高速度可以提高到32GB/S。
本論文首先描述了串行鏈路的功能,闡明了Serdes中CDR(時(shí)鐘數(shù)據(jù)恢復(fù))與其他模塊之間的聯(lián)系。其次詳細(xì)介紹了時(shí)鐘數(shù)據(jù)恢復(fù)電路中抖動(dòng)與數(shù)據(jù)編碼的概念,對(duì)設(shè)計(jì)指標(biāo)進(jìn)行分析。通過(guò)對(duì)時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)進(jìn)行對(duì)比和分析,選擇相位插值型時(shí)鐘數(shù)據(jù)恢復(fù)電路作為本設(shè)計(jì)的電路結(jié)構(gòu),并確定Alexander鑒相器、二階
3、數(shù)字環(huán)路濾波器等核心模塊。然后完成各個(gè)模塊的電路設(shè)計(jì)和仿真,包括采樣模塊、解串模塊、環(huán)路濾波器、相位插值電路以及時(shí)鐘選擇電路。最后對(duì)整體時(shí)鐘數(shù)據(jù)恢復(fù)電路進(jìn)行瞬態(tài)仿真觀(guān)察其眼圖的抖動(dòng)數(shù)據(jù),并計(jì)算恢復(fù)時(shí)鐘的鎖定時(shí)間,驗(yàn)證是否滿(mǎn)足1394B的設(shè)計(jì)指標(biāo)。
本論文設(shè)計(jì)的適用于Serdes的插值型時(shí)鐘數(shù)據(jù)恢復(fù)電路,以1394B通信協(xié)議作為標(biāo)準(zhǔn),同時(shí)支持800MHz、400MHz,100MHz三種數(shù)據(jù)頻率傳輸,采用外部鎖相環(huán)提供的4相位時(shí)鐘
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速SerDes系統(tǒng)的時(shí)鐘恢復(fù)電路設(shè)計(jì)研究.pdf
- SerDes中時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與驗(yàn)證.pdf
- 高速SerDes中時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)研究.pdf
- 基于PLL的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 多通道高速時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 應(yīng)用于usb2.0的高速時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì)
- SerDes接收系統(tǒng)中低功耗時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì).pdf
- 超高速時(shí)鐘恢復(fù)電路設(shè)計(jì).pdf
- 40Gb-s SerDes系統(tǒng)的時(shí)鐘數(shù)據(jù)恢復(fù)電路優(yōu)化設(shè)計(jì).pdf
- 符合pcie2.0規(guī)范的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì)
- 6.25gbs時(shí)鐘數(shù)據(jù)恢復(fù)電路與鎖定指標(biāo)電路設(shè)計(jì)
- 0.35μmcmos2.5gbs時(shí)鐘和數(shù)據(jù)恢復(fù)電路設(shè)計(jì)
- 用于100MHz PHY的CMOS集成時(shí)鐘恢復(fù)電路設(shè)計(jì).pdf
- 2.5gbps時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 50Mbps低功耗時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 40Gb-s半速率時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 10Gb-s CMOS時(shí)鐘和數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 1.2gbps串行通信中的時(shí)鐘與數(shù)據(jù)恢復(fù)電路設(shè)計(jì)
- 高性能時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- RFID鎖相時(shí)鐘恢復(fù)電路的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論