基于FPGA的閃存數(shù)據(jù)實(shí)時(shí)糾錯(cuò)技術(shù)的研究.pdf

1、Flash Memory作為一種使用壽命長、非易失性的存儲(chǔ)器，因其讀寫速度快、在斷電的情況下仍能保持所存儲(chǔ)的數(shù)據(jù)信息等優(yōu)點(diǎn)在存儲(chǔ)領(lǐng)域獲得了十分普遍的應(yīng)用。但是，隨著Flash Memory制造工藝以及芯片集成度的提高導(dǎo)致其內(nèi)部的比特錯(cuò)誤率也在不斷上升，而目前集成于芯片內(nèi)的通用糾錯(cuò)技術(shù)的糾錯(cuò)能力有限，并不能很好滿足當(dāng)前Flash Memory的糾錯(cuò)能力需求。針對(duì)以上的問題，作者根據(jù)國內(nèi)外的研究趨勢(shì)，提出了基于BCH編譯碼算法的Flash

2、Memory糾錯(cuò)模塊(ECC)，并用FPGA芯片進(jìn)行仿真驗(yàn)證。仿真結(jié)果顯示并行BCH編碼譯碼器提高了Flash Memory的糾錯(cuò)能力與編碼效率。
　　 本文的研究內(nèi)容主要包括以下幾個(gè)方面：
　　 (1)首先介紹了BCH算法的發(fā)展歷程，BCH碼是至今為止所發(fā)現(xiàn)的最好的線性分組碼之一，適合于對(duì)Flash Memory中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò)。在此基礎(chǔ)上，介紹了BCH碼的一些相關(guān)的代數(shù)知識(shí)，包括有限域理論、GF(2m)的構(gòu)成、有

3、限域的特征和元素的級(jí)數(shù)以及最小多項(xiàng)式等。在了解BCH碼相關(guān)知識(shí)的基礎(chǔ)上，提出BCH碼適合于對(duì)Flash Memory中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò)。整個(gè)BCH編碼碼包括編碼和譯碼兩個(gè)部分，編碼過程即通過信息多項(xiàng)式和生成多項(xiàng)式得到校驗(yàn)碼多項(xiàng)式，然后得到碼字多項(xiàng)式；譯碼過程首先根據(jù)接收碼字多項(xiàng)式計(jì)算出對(duì)應(yīng)的各個(gè)伴隨式，接著求出錯(cuò)誤位置多項(xiàng)式，最后通過Chien搜索電路求出錯(cuò)誤位置完成譯碼。
　　 (2)從編碼效率、糾錯(cuò)能力等方面考慮如何設(shè)計(jì)B

4、CH碼的編譯碼電路。在BCH編碼電路中，限制BCH編碼效率的因素主要是數(shù)據(jù)的傳輸寬度，由于串行編碼電路每個(gè)時(shí)鐘只能處理1bit位的數(shù)據(jù)，處理效率慢，當(dāng)碼長超過一定長度后，編碼器的不能滿足Flash Memory糾錯(cuò)的實(shí)時(shí)需求。在對(duì)BCH編碼電路的研究基礎(chǔ)上，推導(dǎo)出BCH并行編碼電路，實(shí)現(xiàn)一個(gè)時(shí)鐘可以處理多位數(shù)據(jù)，提高了數(shù)據(jù)的處理效率。在BCH譯碼電路中，同BCH編碼電路一樣，通過改進(jìn)伴隨式計(jì)算電路以及Chien搜索電路，使其從串行改進(jìn)到

5、并行，提高一個(gè)時(shí)鐘的處理能力，從而提高BCH譯碼的效率。
　　 (3)使用Verilog HDL語言對(duì)BCH編碼譯碼電路進(jìn)行實(shí)現(xiàn)與仿真。首先，使用BCH編碼模塊對(duì)輸入到模塊中的數(shù)據(jù)進(jìn)行編碼，由生成多項(xiàng)式生成195比特的校驗(yàn)位，將生成的校驗(yàn)位儲(chǔ)存到Flash Memory的Spare Area中；使用BCH譯碼模塊對(duì)輸入到模塊中的碼字進(jìn)行譯碼，求出15個(gè)伴隨多項(xiàng)式，并求出錯(cuò)誤位置多項(xiàng)式，若發(fā)生錯(cuò)誤用Chien搜索模塊對(duì)錯(cuò)誤位置多項(xiàng)