基于嵌入式微處理器的測(cè)試技術(shù)研究.pdf

1、隨著半導(dǎo)體的工藝尺寸不斷縮小、電路設(shè)計(jì)的規(guī)模越來(lái)越大,微處理器核,尤其是嵌入式微處理器核,正面臨著高可靠性、高質(zhì)量、低成本等日益嚴(yán)峻的挑戰(zhàn)。與此同時(shí),微處理器核的測(cè)試變得越來(lái)越困難,測(cè)試的成本也在不斷升高。為了降低微處理器的測(cè)試難度及測(cè)試成本,研究嵌入式微處理器核的測(cè)試具有重要的理論價(jià)值和實(shí)際意義。
　　本文在認(rèn)真研究了現(xiàn)有的微處理器測(cè)試方法的基礎(chǔ)上采用基于指令集的自測(cè)試方法和存儲(chǔ)器測(cè)試方法相結(jié)合的方法對(duì)嵌入式微處理器核進(jìn)行測(cè)試設(shè)

2、計(jì),將微處理器的測(cè)試分成兩大部分:微處理器內(nèi)存儲(chǔ)器的測(cè)試和微處理器其它單元模塊的測(cè)試。對(duì)于微處理器內(nèi)的嵌入式存儲(chǔ)器,采用存儲(chǔ)器內(nèi)建自測(cè)試方法使用March C算法進(jìn)行測(cè)試,設(shè)計(jì)了存儲(chǔ)器BIST控制器及其指令格式。對(duì)于微處理器其它單元模塊,采用基于指令集的自測(cè)試方法進(jìn)行測(cè)試設(shè)計(jì),其過(guò)程包括測(cè)試預(yù)處理階段和模塊自測(cè)試階段。在測(cè)試預(yù)處理階段進(jìn)行微處理器模塊的部件分類和約束提取,并在指令約束條件下確定測(cè)試向量;模塊自測(cè)試階段主要是對(duì)微處理器單元