反應(yīng)離子刻蝕在穿透硅通孔封裝技術(shù)中的應(yīng)用研究.pdf

1、隨著社會(huì)的發(fā)展，人們需要體積更小，功耗更低，成本也更低的IC（Integrated Circuit，集成電路）產(chǎn)品。正是這種旺盛的需求極大推動(dòng)了半導(dǎo)體IC封裝技術(shù)的發(fā)展。傳統(tǒng)的IC二維封裝方式，是以引線鍵合方式將各個(gè)芯片連接起來(lái)。因此，信息傳輸經(jīng)過(guò)了額外的通道，傳輸距離較大，一定程度上使信號(hào)被延遲。傳統(tǒng)的IC三維封裝是將芯片垂直地堆疊排列，但仍以引線鍵合方式連接各個(gè)芯片，同樣存在信息傳輸路徑較長(zhǎng)的不足。相比于傳統(tǒng)的IC二維和三維封裝方式

2、，利用TSV技術(shù)實(shí)現(xiàn)的三維封裝方式，不再進(jìn)行引線鍵合，有效縮短了信息傳輸路徑，加快了芯片與芯片，芯片與外連接部分之間的數(shù)據(jù)傳輸速度，有效減少了信息在傳遞過(guò)程中的延遲和損失。在封裝面積不變的情況下，TSV技術(shù)可以使封裝產(chǎn)品具有更高的結(jié)構(gòu)密度，因此可實(shí)現(xiàn)更多的功能，擁有更好的性能，成本也能更低廉。
　　 為了實(shí)現(xiàn)IC器件的TSV（Through Silicon Via，穿透硅通孔）晶圓級(jí)封裝，需要完成幾個(gè)重要工藝技術(shù)的開(kāi)發(fā)。這其中包

3、括：晶圓減薄，粘接技術(shù)，TSV的形成與金屬化，電隔離層的制作等。TSV的形成是其中很關(guān)鍵的一個(gè)工序?？紤]到成本，精度控制等因素，一般傾向于使用干法刻蝕來(lái)制作TSV?？涛g過(guò)程比較復(fù)雜，不同的三維IC中通孔的分布位置、密度和尺寸（包括孔深和孔徑）是不同的。通孔技術(shù)需要能滿足對(duì)輪廓形狀的控制（包括控制傾斜度、形狀、粗糙度、過(guò)刻蝕等），同時(shí)又要求工藝能具有可靠性、實(shí)用性和重復(fù)性，最后，成本也要能被合理控制。
　　 本論文的目的是通過(guò)對(duì)反

4、應(yīng)離子刻蝕技術(shù)的研究，使之應(yīng)用于IC器件TSV晶圓級(jí)封裝技術(shù)中。在研究中，封裝步驟為，首先以粘接技術(shù)在晶圓上覆蓋一保護(hù)層；然后將晶圓從硅面減薄至要求的厚度；用反應(yīng)離子刻蝕的方式再?gòu)墓杳嬷谱鞒鯰SV；區(qū)域覆蓋絕緣層；之后，在晶圓上形成再分布金屬化線路層；最后以劃片方式將晶圓分割成單獨(dú)的封裝芯片。
　　 實(shí)驗(yàn)中，利用反應(yīng)離子刻蝕方式實(shí)現(xiàn)TSV，通過(guò)SEM（scanning Electron Microscope，掃描電鏡）機(jī)對(duì)通孔的