微電子系統(tǒng)功耗估算與監(jiān)測的仿真研究.pdf

1、微電子系統(tǒng)核心是集成電路，其低功耗設計技術，包括功耗估算、監(jiān)測與低功耗優(yōu)化三部分。其中，功耗的估算是進行低功耗優(yōu)化的基礎性前提條件。
　　 集成電路設計，需要在兩方面考慮功耗的估算與監(jiān)測問題：設計中獲得系統(tǒng)功耗的估算結果，來指導低功耗優(yōu)化；系統(tǒng)的運行中，監(jiān)測管理系統(tǒng)的功耗信息，以保證系統(tǒng)的可靠性等。
　　 本文工作的主要目標有兩點：
　　 一是根據功耗估算仿真工具的基本原理，利用實用的EDA工具實現(xiàn)一套CMOS邏

2、輯電路動態(tài)功耗的估算仿真方法：
　　 二是針對邏輯電路的可靠性等要求，研究一套高速微電流數(shù)據采集系統(tǒng)，以實現(xiàn)微電子系統(tǒng)功耗的監(jiān)測。
　　 論文的主要內容有四：
　　 (1)分析了CMOS集成電路功耗的組成與形成機制，討論了常見動、靜態(tài)估算功耗方法的原理；
　　 (2)通過對現(xiàn)有的功耗估算仿真EDA工具的分析研究，以UART電路為例，聯(lián)合使用QuartusⅡ綜合和ModelSim仿真工具，重點分析門翻轉率，

3、重視利用正負翻轉的不同加權功耗貢獻，以門級功耗建模估算方法，建立宏單元功耗計算模型庫，并使用RTL電路的綜合網表，實現(xiàn)電路動態(tài)功耗估算仿真流程的模擬；
　　 (3)針對集成電路功耗的監(jiān)測管理系統(tǒng)的構建，具體分析系統(tǒng)的原理和各主要結構的實現(xiàn)，重點對電流讀取放大電路和高速A/D采樣技術，作詳細討論，并仿真分析；
　　 (4)整理總結對微電子系統(tǒng)中集成電路功耗的估算與監(jiān)測的研究內容，并指出進一步優(yōu)化與完善的建議和想法。

4、　　 典型的仿真實現(xiàn)結果主要包括：
　　 (1)UART電路的動態(tài)功耗估算仿真中，分別發(fā)送和接收四組數(shù)據，得到狀態(tài)翻轉系數(shù)值power_counter的統(tǒng)計平均值，分別為7986和6108，可比較有效地表現(xiàn)電路功耗的估算結果；
　　 (2)討論并仿真的三運放差分放大電路，實現(xiàn)Vout=21719.32×△Vin+2.6759V的線性放大轉換，其中△Vin的范圍設為1μV～100μV，Vout的范圍控制在2V～5V；