可配置的AES算法IP核研究與實現(xiàn).pdf

1、隨著信息技術(shù)的飛速發(fā)展，社會的信息化程度不斷提高，人們所面臨的信息安全問題也越來越嚴重。密碼技術(shù)作為解決信息安全問題強有力的武器之一，對它的研究和實現(xiàn)變的至關(guān)重要。本論文結(jié)合可重用設(shè)計方法，實現(xiàn)了可配置的AES算法IP核，與傳統(tǒng)的實現(xiàn)方式相比，其具有更高的速度、更好的安全性和更廣的應(yīng)用范圍。
　　 本文首先介紹了設(shè)計中所采用的可重用設(shè)計方法，尤其對于IP核的設(shè)計與復(fù)用技術(shù)進行了詳細的描述；然后介紹了AES算法的數(shù)學(xué)知識，并詳細闡

2、述了AES加解密算法的流程、密鑰擴展方案及其工作模式；結(jié)合前兩部分的內(nèi)容，對可配置的AES算法IP核進行硬件設(shè)計，將其劃分為總線接口、加解密處理和密鑰擴展三個部分，并逐步將功能細化，采用Verilog HDL硬件描述語言實現(xiàn)了AES算法IP核所包含的各個功能模塊。在設(shè)計中使用查表法解決了字節(jié)替代變換以及輪常數(shù)計算中所涉及的復(fù)雜數(shù)學(xué)運算結(jié)構(gòu)影響速度的問題；為實現(xiàn)128、192和256位不同密鑰長度的加密和解密運算，本文還設(shè)計了支持參數(shù)配置