基于PXIe的大容量數(shù)據(jù)采集模塊硬件設(shè)計.pdf

1、隨著虛擬儀器技術(shù)的發(fā)展,PXIe總線將Compact PCIe的高帶寬數(shù)據(jù)傳輸功能與不同儀器模塊間的高精度同步特性融合為一體,逐漸成為新一代的儀器測試總線?；赑XIe總線的大容量數(shù)據(jù)采集模塊憑借板載存儲容量大、數(shù)據(jù)吞吐速度快等優(yōu)點,被廣泛地應(yīng)用于儀器測試的各個領(lǐng)域。目前,國外許多儀器生產(chǎn)商已開發(fā)出基于PXIe總線的大容量數(shù)據(jù)采集模塊,但國內(nèi)還處于起步階段。因此,開發(fā)一款基于PXIe總線的大容量數(shù)據(jù)采集模塊對國內(nèi)市場來說具有一定意義。<

2、br>　　本文結(jié)合攻讀碩士學(xué)位期間承擔(dān)的“深存儲PXIe示波器模塊”項目,著眼于虛擬儀器技術(shù)的應(yīng)用,以及大容量數(shù)據(jù)存儲技術(shù)的實現(xiàn),主要從以下幾方面進行了深入研究:
　　(1)數(shù)據(jù)采集電路設(shè)計。數(shù)據(jù)采集電路把經(jīng)過模擬通道調(diào)理好的待測信號進行模數(shù)轉(zhuǎn)換,以得到待測信號的數(shù)字信息。
　　(2)大容量數(shù)據(jù)存儲電路設(shè)計。本文在深入研究DDR2 SDRAM控制器的實現(xiàn)的基礎(chǔ)上,結(jié)合開發(fā)難度和設(shè)計成本,最終確定了采用FPGA自帶的DDR2

3、SDRAM控制器IP核來實現(xiàn)對大容量數(shù)據(jù)存儲的控制。
　　(3)PXIe接口電路設(shè)計。本文根據(jù)PXIe總線硬件規(guī)范1.0、Compact PCIe規(guī)范R1.0、PCIe總線基本規(guī)范3.0以及PCIe卡電氣機械規(guī)范1.1,深入探討了PXIe數(shù)據(jù)采集模塊中PCIe總線接口的四種實現(xiàn)方案,并總結(jié)了各自的優(yōu)缺點,最終確定了采用PCIe專用橋接芯片PEX8311來實現(xiàn)PCIe x1的通信協(xié)議,并深入研究了PXIe背板同步觸發(fā)特性。