基于X87指令集的浮點(diǎn)除法運(yùn)算單元設(shè)計(jì).pdf

1、浮點(diǎn)運(yùn)算單元的運(yùn)算速度是衡量 CPU的性能的重要標(biāo)準(zhǔn),浮點(diǎn)除法雖然在四種浮點(diǎn)基本指令中所占據(jù)的比重最小,然而在因?yàn)楦↑c(diǎn)指令阻塞等待而引起的處理器性能下降的因素中,浮點(diǎn)除法指令占到了40％,因此它對(duì)整體處理器的性能影響非常的大。
　　本次設(shè)計(jì)實(shí)現(xiàn)的是基于 X87指令集架構(gòu)的浮點(diǎn)除法運(yùn)算單元,采用 TSMC65nm的工藝庫(kù),時(shí)序要求1.08ns,工作頻率900MHZ。本次設(shè)計(jì)主要通過(guò)以下內(nèi)容進(jìn)行主要研究:
　　1)通過(guò)對(duì)浮點(diǎn)除法

2、運(yùn)算單元的基本算法 SRT-4的基礎(chǔ)上設(shè)計(jì)的 SRT-16算法進(jìn)行整體結(jié)構(gòu)設(shè)計(jì),此算法主要是通過(guò)采用重疊商與余數(shù)計(jì)算部分的結(jié)構(gòu)來(lái)進(jìn)行優(yōu)化處理,使得在原有傳統(tǒng)算法SRT-4的基礎(chǔ)上增加的電路面積較少,并且使得循環(huán)次數(shù)減少一倍,并在最后處理商的結(jié)果中,引入商的飛速轉(zhuǎn)換技術(shù)。
　　2)通過(guò)對(duì)基于system verilog自動(dòng)對(duì)比平臺(tái)的搭建,通過(guò)c對(duì)比模型,完成自動(dòng)對(duì)比,加速驗(yàn)證的速度,進(jìn)行功能覆蓋統(tǒng)計(jì),完成覆蓋率100%。