一種兼容MCS-51指令集的高速M(fèi)CU設(shè)計(jì)與驗(yàn)證.pdf

1、自二十世紀(jì)八十年代美國(guó)因特爾公司推出80C51、80C52微控制器后，兼容MCS-51指令集的微控制器在八位微控制器中逐漸成為市場(chǎng)主流。最近十幾年，隨著MCS-51指令集專利的到期，各大芯片設(shè)計(jì)廠商也都在MCS-51指令集基礎(chǔ)上推出了自己的八位微控制器。目前，市場(chǎng)上采用MCS-51指令集的微控制器指令執(zhí)行效率通常低于20MIPS，這嚴(yán)重制約了該類微控制器在高速數(shù)據(jù)處理方面的應(yīng)用。為了提高 MCS-51指令集的執(zhí)行效率，論文中采用多周期技

2、術(shù)和流水線技術(shù)設(shè)計(jì)出了指令執(zhí)行效率高達(dá)36MIPS的MCU IP核c8051.
　　課題中采用兩個(gè)真雙端口八位ROM和兩個(gè)單端口八位ROM設(shè)計(jì)出了c8051 IP的程序存儲(chǔ)器結(jié)構(gòu)，以這種結(jié)構(gòu)作為程序存儲(chǔ)器的c8051 IP可以在一個(gè)時(shí)鐘周期內(nèi)取出每條指令的所有操作碼和操作數(shù)，這樣使得c8051 IP可以采用類似于MIPS的五級(jí)指令流水線來(lái)執(zhí)行自己的指令，這大大提高了c8051 IP執(zhí)行指令的效率。課題中設(shè)計(jì)的c8051 IP存儲(chǔ)器

3、結(jié)構(gòu)采用數(shù)據(jù)總線和程序總線分離的雙總線哈弗架構(gòu)。其數(shù)據(jù)存儲(chǔ)器由工作寄存器組、片內(nèi)RAM和特殊功能寄存器三部分組成，這三部分的字節(jié)地址采用統(tǒng)一編碼的方式。c8051 IP支持中斷操作，在微控制器處理中斷服務(wù)程序前，c8051 IP創(chuàng)新性的采用LCALL指令的數(shù)據(jù)通路和控制通路實(shí)現(xiàn)了對(duì)PC值的入棧操作。為了方便c8051 IP與外部芯片通訊，課題設(shè)計(jì)了針對(duì)c8051 IP的UART、SPI和I2C接口，這些接口模塊都支持中斷操作。
　

4、　為了對(duì)c8051 IP和各外設(shè)模塊做完整的功能測(cè)試，本論文在linux環(huán)境下搭建了c8051IP單指令測(cè)試平臺(tái)和benchmark測(cè)試平臺(tái)。MCU單指令測(cè)試部分，采用SystemVerilog端口對(duì) MCU內(nèi)核進(jìn)行封裝，同時(shí)在測(cè)試模塊中插入SystemVerilog斷言，實(shí)現(xiàn)了單指令自動(dòng)化測(cè)試平臺(tái)的搭建。在benchmark測(cè)試部分，通過(guò) perl腳本，配合Keil編譯器，使用NCsim完成了對(duì)MCU的benchmark測(cè)試平臺(tái)的搭建