基于FPGA的光互連網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)設(shè)計(jì).pdf

1、目前，隨著不斷提高的高性能計(jì)算機(jī)發(fā)展需求，單個(gè)片上集成的處理器核數(shù)量也在不斷提升。這時(shí)，高性能的互連就顯得特別的重要，而以銅線為基礎(chǔ)的傳統(tǒng)電互連方式已逐漸不適應(yīng)片上多核網(wǎng)絡(luò)的發(fā)展。相比于電互連，光互連技術(shù)有幾近無(wú)限的帶寬，更低的時(shí)延特性，低功耗以及串?dāng)_小等特點(diǎn)，因而開(kāi)始受到各大科研機(jī)構(gòu)的關(guān)注。
　　然而，片上光互連網(wǎng)絡(luò)設(shè)計(jì)尚處于一個(gè)不成熟的階段，各方面設(shè)計(jì)相關(guān)的EDA工具以及實(shí)驗(yàn)平臺(tái)都不是很完善。本文針對(duì)當(dāng)前片上光互連網(wǎng)絡(luò)設(shè)計(jì)資源

2、缺乏的現(xiàn)狀，提出了輔助片上光互連網(wǎng)絡(luò)設(shè)計(jì)的方案，即基于FPGA的光互連網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)。
　　該平臺(tái)是作為大型ASIC設(shè)計(jì)的原型機(jī)而提出的，可以減小系統(tǒng)前期開(kāi)發(fā)的周期和成本。本文先是分析了用于底層傳輸高速通信協(xié)議Aurora，之后根據(jù)光互連網(wǎng)絡(luò)的概念和原理，在平臺(tái)上設(shè)計(jì)了光互連網(wǎng)絡(luò)所能用到的通用模塊，包括數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收檢測(cè)模塊、仲裁模塊、路由模塊、鏈路建立模塊以及數(shù)據(jù)觀察模塊，并對(duì)部分模塊進(jìn)行了測(cè)試。
　　在已實(shí)現(xiàn)的光互