SoC可靠性設(shè)計(jì)中的若干關(guān)鍵問題研究.pdf

1、隨著超大規(guī)模集成電路(VLSI)進(jìn)入超深亞微米時(shí)代，系統(tǒng)芯片(SoC)工藝尺寸不斷縮減，集成度同時(shí)快速增長。而物理極限的逼近致使SoC對(duì)各種失效機(jī)理的敏感度增強(qiáng)。隨著MOS晶體管尺寸的急劇減小，柵氧化層厚度下降至2nm甚至更薄時(shí)，負(fù)偏置溫度不穩(wěn)定性效應(yīng)對(duì)晶體管的速度和參數(shù)的嚴(yán)重影響會(huì)造成電路性能變差甚至失效，因此設(shè)計(jì)檢測老化及具有延緩老化功能的電路成為不可忽視的問題。此外，物理應(yīng)力對(duì)彈載SoC芯片的威脅也是不言而喻的，彈載芯片在飛行過程

2、中由于受到各種應(yīng)力的作用而造成電路機(jī)械結(jié)構(gòu)損壞。因此，根據(jù)彈載芯片工作環(huán)境而研究合理的器件及封裝尺寸受到人們的關(guān)注。
　　針對(duì)老化引起的時(shí)序故障以及彈載芯片的沖擊過載及熱力學(xué)過載等可靠性問題進(jìn)行了研究，主要工作包括：
　　首先，針對(duì)老化造成的時(shí)序違規(guī)故障及SEU故障，本文提出了軟錯(cuò)誤與老化在線檢測器(SEAOS)，在器件正常工作的情況下，在線檢測上述兩種故障。在一種BIST結(jié)構(gòu)--并發(fā)內(nèi)建邏輯塊觀察器(CBILBO)的基礎(chǔ)上

3、，復(fù)用了原本不工作的時(shí)序單元，面積得到有效控制。實(shí)驗(yàn)結(jié)果表明，在0.18μm工藝尺寸下，與幾種經(jīng)典檢測結(jié)構(gòu)相比，SEAOS在檢測能力及硬件開銷上都有著較好的表現(xiàn)。
　　其次，針對(duì)老化引起的時(shí)序違規(guī)還提出了一種抗老化的結(jié)構(gòu)設(shè)計(jì)TFM-CBILBO，改進(jìn)原始CBILBO結(jié)構(gòu)后，可以根據(jù)電路老化程度切換工作模式，有效防止時(shí)序違規(guī)的發(fā)生。實(shí)驗(yàn)結(jié)果表明，在一定面積開銷下，相比非時(shí)序拆借方案時(shí)延開銷降低40.0%～71.6%。
　　最后

4、，利用ANSYS軟件對(duì)彈載芯片進(jìn)行建模、仿真與分析。一是沖擊過載，選取QFP封裝作為幾何建模類型，對(duì)不同組成部分建立材料模型，施加與芯片保持不同角度的重力加速度的載荷，求解并分析受力結(jié)果。二是熱力學(xué)過載，建立二維仿真模型，觀察各引腳及焊球處在熱循環(huán)下的應(yīng)力及應(yīng)變情況。實(shí)驗(yàn)結(jié)果顯示，采用QFP封裝的彈載芯片幾何模型在10000g高加速度下受到的應(yīng)力小于理論承受值，引腳與封裝連接處在飛行過程中承受的應(yīng)力較大；在-55℃-150℃高低溫循環(huán)下