FPGA動(dòng)態(tài)自重構(gòu)系統(tǒng)的設(shè)計(jì)方法學(xué)研究.pdf_第1頁(yè)
已閱讀1頁(yè)，還剩73頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、當(dāng)前主流計(jì)算模式是處理器模式和ASIC模式，處理器計(jì)算模式雖然能夠靈活地實(shí)現(xiàn)各種計(jì)算任務(wù)，但是性能上有不足，ASIC模式雖然性能較高，卻不能夠靈活地應(yīng)對(duì)計(jì)算任務(wù)的改變。在這種情況下，F(xiàn)PGA的可重構(gòu)特性以及高效的并行執(zhí)行效率，使之兼顧硬件的高性能和軟件的靈活性，引起人們的廣泛關(guān)注。
　　 本文在大連理工大學(xué)與Intel公司合作項(xiàng)目的資助下，研究并提出了一種動(dòng)態(tài)自重構(gòu)系統(tǒng)的設(shè)計(jì)方法，利用FPGA內(nèi)嵌硬核微處理器來控制FPGA動(dòng)態(tài)重

2、構(gòu)的實(shí)現(xiàn)。本文以Xilinx公司的Virtex-II Pro FPGA為載體，對(duì)基于SRAM工藝的FPGA的配置原理、配置結(jié)構(gòu)以及配置流程進(jìn)行研究，并對(duì)EAPR動(dòng)態(tài)重構(gòu)設(shè)計(jì)方法進(jìn)行了分析。結(jié)合實(shí)踐和Xilinx公司新推出的多種FPGA開發(fā)工具，提出了一種FPGA動(dòng)態(tài)自重構(gòu)系統(tǒng)設(shè)計(jì)方法，并編寫了OPB DCR SOCKET模塊來簡(jiǎn)化重構(gòu)IP核的設(shè)計(jì)，為利用動(dòng)態(tài)重構(gòu)技術(shù)進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)提供了指導(dǎo)方法。本文采用改進(jìn)的動(dòng)態(tài)自重構(gòu)系統(tǒng)的設(shè)計(jì)方法

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論