液晶驅(qū)動控制芯片可測性設(shè)計方法學(xué)研究.pdf

1、隨著集成電路工藝復(fù)雜度和設(shè)計復(fù)雜度的提高，集成電路的測試成本在總的設(shè)計成本中所占的比例正逐年攀升，集成電路的測試變得越來越困難，傳統(tǒng)的自動測試設(shè)備（ATE）已經(jīng)不能滿足集成電路測試的需求，可測性設(shè)計已經(jīng)成為了解決芯片測試問題的主要手段?？蓽y性設(shè)計技術(shù)目前是VLSI設(shè)計中的熱點，它通過增加一些額外的電路來提高電路的可測性以降低測試的復(fù)雜性。本文以STNLCD驅(qū)動控制芯片的設(shè)計為實例，對目前主流的各種可測性技術(shù)進行了比較分析，形成了自己的結(jié)

2、構(gòu)化測試方案。本芯片的嵌入式SRAM采用內(nèi)建自測試的解決方案，通過對面向bit讀寫的March算法的改進形成了適合檢測本項目的March算法，此算法可以有效的檢測出SRAM中存在的固定型故障、跳變故障、地址譯碼故障、讀寫開路故障及耦合故障。根據(jù)本設(shè)計內(nèi)嵌SRAM的結(jié)構(gòu)特點，在MBIST電路結(jié)構(gòu)上采取并行測試方式，有效地節(jié)約了MBIST給芯片帶來的硬件開銷。本設(shè)計的核心邏輯部分采用基于Stuck-at故障的全掃描測試方案，選取多選觸發(fā)器掃