全速USB設(shè)備控制器接口IP核的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、USB最初是為了解決傳統(tǒng)PC外部設(shè)備接口的形式多、不統(tǒng)一、低速率且安裝新設(shè)備過程麻煩等問題而提出的，其具有高速、雙向、低成本、熱插拔等優(yōu)點，自從得到了微軟Win98操作系統(tǒng)內(nèi)核支持以后，迅速得到普及推廣。本文通過詳細的分析比較USB1.1與USB2.0協(xié)議規(guī)范，提出了一種全速USB設(shè)備控制器的設(shè)計實現(xiàn)方案。然后采用Top-Down的流程與模塊化的方法，用VerilogHDL實現(xiàn)了該全速USB設(shè)備控制器的數(shù)字邏輯電路部分。數(shù)字部分主要包括

2、串行接口引擎（Serial Interface Engine，簡寫為SIE）、媒體訪問接口（Media Access Interface，簡寫為MAI）、端點控制器（End Point Controller，簡寫為EPCTL）等功能模塊。SIE為設(shè)備控制器的設(shè)計核心，主要完成USB協(xié)議層的相關(guān)控制，如時鐘提取、總線狀態(tài)檢測、數(shù)據(jù)流的NRZI編碼與解碼、CRC碼生成與校驗、并串轉(zhuǎn)換與串并轉(zhuǎn)換等，由GECLK、EVENTCTL、PHY、MA

3、C4個子模塊聯(lián)合實現(xiàn)。EPCTL完成設(shè)備控制器內(nèi)集成的3對端點緩沖區(qū)的讀寫控制。MAI管理設(shè)備控制器內(nèi)的所有狀態(tài)寄存器，并且通過8位并行數(shù)據(jù)線與設(shè)備端MCU進行數(shù)據(jù)交換。各模塊的功能仿真完全通過以后，搭建了一個FPGA功能驗證平臺，驗證了該全速USB設(shè)備控制器IP核的正確性。然后采用0.25um的工藝庫，完成了Cell-Based的半定制ASIC后端設(shè)計。最后完成版圖的DRC、LVS物理驗證以及功能后仿真，在版圖編輯器內(nèi)手動拼接了收發(fā)器

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論