納米級(jí)MOSFET應(yīng)力與性能分析.pdf

1、隨著CMOS器件尺寸進(jìn)入納米級(jí)，傳統(tǒng)器件所用的材料已經(jīng)接近它們的物理極限和工藝極限，所以探索新型器件材料、研究新型器件結(jié)構(gòu)已經(jīng)成為提高集成電路性能的必然選擇。應(yīng)變硅(Strained Si)技術(shù)就是在這種環(huán)境下產(chǎn)生的新技術(shù)，它可以有效提高載流子的遷移率，從而提高器件的性能。應(yīng)力是增強(qiáng)載流子遷移率的關(guān)鍵因素，本文重點(diǎn)研究分析了應(yīng)變器件溝道內(nèi)應(yīng)力及電學(xué)性能。
　　 首先，本文采用有限元仿真軟件ANSYS對(duì)SiGe源漏的PMOS和Si

2、C源漏的NMOS溝道內(nèi)應(yīng)力進(jìn)行分析，并對(duì)影響器件溝道應(yīng)力分布的因素做進(jìn)一步研究。結(jié)果表明，可以通過調(diào)節(jié)器件的結(jié)構(gòu)參數(shù)來(lái)控制應(yīng)變硅器件溝道內(nèi)應(yīng)力的分布，同時(shí)，PMOS和NMOS的應(yīng)力大小和性能受到溝道長(zhǎng)度、材料的摩爾組分、源漏結(jié)深等參數(shù)的調(diào)制。其次，本文還利用Sentaurus軟件對(duì)SiGe源漏的PMOS和淀積SiN薄膜的NMOS的應(yīng)力分布和電學(xué)性能做了詳細(xì)的研究，應(yīng)力分布和有限元仿真軟件所得結(jié)果基本吻合。對(duì)器件電學(xué)性能研究表明，高應(yīng)力的