多種納米級(jí)電流模邏輯的特性分析.pdf

1、高速低功耗電路目前已經(jīng)成為VLSI技術(shù)的發(fā)展趨勢(shì)。因?yàn)榫哂泻愣ǖ撵o態(tài)功耗，MCML(MOS Current Mode Logic，MOS電流模邏輯)引起了人們的關(guān)注。但是由于MCML電路的特性受多個(gè)參數(shù)的影響，并且這些參數(shù)之間有較高的耦合度，所以這導(dǎo)致了其設(shè)計(jì)復(fù)雜度很高，從而限制了它的廣泛應(yīng)用。
　　 本文利用電路的小信號(hào)分析與仿真模擬的方法，重點(diǎn)剖析了影響MCML性能的四個(gè)重要因素。通過(guò)分析這四個(gè)因素影響MCML性能的原因、程

2、度和調(diào)整方法，論文梳理了它們之間的主次關(guān)系，并以此為基礎(chǔ)歸納了MCML電路的設(shè)計(jì)方法，找出了一個(gè)合理有效的設(shè)計(jì)流程。論文采用納米級(jí)CMOS工藝的伯克利預(yù)測(cè)模型(BPTM)，通過(guò)Hspice電路模擬軟件對(duì)納米級(jí)工藝下四扇出MCML反相器和標(biāo)準(zhǔn)CMOS反相器的性能進(jìn)行了仿真，重點(diǎn)比較了MCML電路與標(biāo)準(zhǔn)CMOS邏輯電路受工藝尺寸縮小和電源電壓下降的影響。仿真結(jié)果表明在納米級(jí)工藝下，隨著電源電壓和工藝尺寸的減小，MCML電路性能的提升要快于標(biāo)