納米級工藝下SRAM結(jié)構(gòu)研究.pdf

1、靜態(tài)隨機存儲器(SRAM)作為最重要的存儲器之一，是現(xiàn)代SoC中關(guān)鍵部分，其功耗及穩(wěn)定性等各方面性能是整個芯片性能的關(guān)鍵因素。半導(dǎo)體工藝進(jìn)入納米級以后，參數(shù)波動越來越大，漏電流功耗也越來越大，使得SRAM的設(shè)計在穩(wěn)定性、功耗等方面面臨新的問題。
　　 論文通過分析納米級工藝下集成電路設(shè)計面臨功耗及穩(wěn)定性方面的問題，進(jìn)而對SRAM單元的功耗、穩(wěn)定性等方面進(jìn)行了深入的研究與分析。介紹SRAM單元電路中降低功耗的門控電源機制、晶體管堆

2、疊機制、體偏置效應(yīng)及使用FinFET晶體管方法的應(yīng)用并比較其結(jié)果，并介紹分析SRAM結(jié)構(gòu)穩(wěn)定性的指標(biāo)靜態(tài)噪聲容限，增強單元電路穩(wěn)定性的動態(tài)電源機制以及幾種提高穩(wěn)定性的SRAM單元結(jié)構(gòu)。論文分析了SRAM中動態(tài)功耗與靜態(tài)功耗的來源并通過仿真分析其大小，同時還分析了結(jié)構(gòu)中噪聲的來源，介紹了蒙特卡羅分析法，并通過2000次蒙特卡羅仿真分析了噪聲對SRAM結(jié)構(gòu)讀靜態(tài)噪聲容限的影響。
　　 論文通過對SRAM單元功耗、噪聲來源及改進(jìn)思路的