片上網(wǎng)絡(luò)中的同步與仲裁技術(shù)研究.pdf

1、隨著半導(dǎo)體技術(shù)和SoC技術(shù)的不斷發(fā)展，片上系統(tǒng)已經(jīng)開始朝多核化和異構(gòu)化的方向發(fā)展，而當(dāng)前片上系統(tǒng)設(shè)計所廣泛采用的共享總線結(jié)構(gòu)由于時鐘問題而逐漸成為制約SoC系統(tǒng)性能的主要瓶頸，已經(jīng)無法滿足大規(guī)模片上通信的需要。因此可以借鑒計算機(jī)網(wǎng)絡(luò)的互連概念，把互連網(wǎng)絡(luò)應(yīng)用于片上系統(tǒng)，以解決片上組件之間的各種通信問題。片上網(wǎng)絡(luò)(NOC-Network On Chip)技術(shù)因其所具有的高并發(fā)性、高可靠性、高重用性等特點被認(rèn)為是下一代大規(guī)模片上多核互連技術(shù)

2、。片上網(wǎng)絡(luò)克服了總線結(jié)構(gòu)可擴(kuò)展性不足的缺點，為10億晶體管時代提供了一種可行的片上系統(tǒng)通信機(jī)制。本論文主要對片上網(wǎng)絡(luò)中的同步和仲裁技術(shù)進(jìn)行了系統(tǒng)研究。
　　 本文對片上網(wǎng)絡(luò)中的同步技術(shù)進(jìn)行了討論與研究。首先討論了同步技術(shù)中最主要的問題-亞穩(wěn)態(tài)的產(chǎn)生原理；然后研究了雙觸發(fā)器法和異步FIFO等同步技術(shù)，并采用開發(fā)工具M(jìn)odelSim6.2和QuartusⅡ，結(jié)合硬件描述語言Verilog對基于格雷碼的異步FIFO進(jìn)行了仿真和綜合；最

3、后研究了兩種全局異步局部同步系統(tǒng)中常見的同步技術(shù)一可停時鐘技術(shù)和本地延遲鎖存技術(shù)，并對其工作原理和時序進(jìn)行了分析，同時也給出了具體的電路結(jié)構(gòu)，并對電路進(jìn)行了仿真驗證。
　　 本文的另一個研究重點是片上網(wǎng)絡(luò)中的仲裁技術(shù)。首先介紹了一些傳統(tǒng)的仲裁器，如網(wǎng)格、樹型、令牌環(huán)等；然后針對這些傳統(tǒng)仲裁器無法保證順序仲裁的問題，本文提出了一種新型的順序仲裁器，并利用Cadence對其進(jìn)行了仿真驗證；最后對靜態(tài)優(yōu)先級仲裁器和動態(tài)優(yōu)先級仲裁器進(jìn)行