PCI IP核及PCI接口芯片設計技術的研究.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、PCI(Peripheral Component Interconnect)總線是近年來出現的一個面向多媒體技術的優(yōu)秀總線,它憑借許多高端性能而成為PC機局部總線的首選.PCI總線接口電路的設計方法是PC機超大規(guī)模集成電路設計部門所面臨的挑戰(zhàn)性課題.該文基于國家信息產業(yè)部項目"嵌入式32位微處理器開發(fā)及產業(yè)化"(項目編號:信運部[2001]900號)和合肥工業(yè)大學微電子設計研究所承接的設計服務項目"PCI接口信息安全芯片開發(fā)".論文的主

2、要工作和取得的成果如下:1.制定了從PCI內側總線協議.內側協議中包含了PCI總線接口三級緩存的考慮,三級緩存的設計提高了PCI總線接口的數據傳輸速度、節(jié)約了使用PCI總線的時間.2.討論了從PCI IP(Intellectual Property)核的設計方法.提出了基于多狀態(tài)機結構的從PCI設計方法.算法級設計中還包含了異常情況下狀態(tài)機軟著陸、三級緩存等設計技巧,這些設計技巧對其他大型接口電路的設計有直接的借鑒意義.3.討論了從PC

3、I內側協議與符合PVCI(Peripheral Virtual Component Interface)標準外設總線的接口綜合技術.提出了基于狀態(tài)機的接口封裝技術.4.討論了PCI接口AD雙向總線及PCI接口讀操作時序的特性.提出了PCI AD總線再復用模型.該模型不僅可以保證功能正確,而且節(jié)約了32根管腳資源,進而縮小了芯片面積、降低設計成本.5.討論了EPROM/EEPROM的讀寫時序.提出了基于狀態(tài)機的參數化接口模型.該文研究的從

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論