一種基于EPGA的可演化CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著鐵路事業(yè)高速發(fā)展和客運(yùn)專線的普及,對(duì)列車運(yùn)行控制系統(tǒng)的要求也越來(lái)越高。如何確保行車安全,提高運(yùn)行效率成為目前一個(gè)重大的任務(wù)。
　　 列控系統(tǒng)中的I/O接口負(fù)責(zé)整個(gè)系統(tǒng)中設(shè)備間的物理層數(shù)據(jù)傳輸。一旦出現(xiàn)故障,將導(dǎo)致災(zāi)難性的后果。目前的I/O接口基于分布式安全計(jì)算機(jī)架構(gòu)。接口部分采用片上軟核系統(tǒng)實(shí)現(xiàn),不僅可以提高整個(gè)系統(tǒng)的安全性,減少反應(yīng)時(shí)間,還可以根據(jù)需要擴(kuò)展安全計(jì)算機(jī)系統(tǒng)模塊,實(shí)現(xiàn)接口通用化。
　　 論文引入了可演化

2、硬件技術(shù)的概念,詳細(xì)介紹了傳統(tǒng)可演化方法的原理和算法,指出了可演化硬件應(yīng)用在容錯(cuò)系統(tǒng)中的優(yōu)勢(shì)和缺陷。針對(duì)列車運(yùn)行控制系統(tǒng)的安全性和各個(gè)設(shè)備間的I/O接口需求,提出一種基于分布式安全計(jì)算機(jī)架構(gòu)的I/O模塊的設(shè)計(jì)方法。此方法以FPGA片上軟核MIPS CPU為基礎(chǔ)來(lái)實(shí)現(xiàn)I/O功能,并依靠改進(jìn)后的可演化硬件方案保證可靠性和使用性能。
　　 論文計(jì)算了系統(tǒng)的可靠性參數(shù),詳細(xì)介紹了可演化CPU的設(shè)計(jì)實(shí)現(xiàn)方法。最后對(duì)系統(tǒng)中各部分模塊進(jìn)行仿真