基于LVDS總線的信號采集模塊的設計與實現(xiàn).pdf

1、本文研制的測試儀是用于被測設備上數(shù)字量變換器、指令變換器、測量綜合控制器單機生產時的調試和測試，一方面為被測設備提供模擬、數(shù)字、指令等信號源、并接收被測設備編幀后的的數(shù)據，判斷被測設備的工作及運行狀態(tài)，另一方面對彈上各種傳感器信號經匹配裝置變換后的信號進行采集、存儲，事后對其分析，為對被測設備的性能評價提供依據。測試儀以背板LVDS環(huán)網總線和模塊化插卡結構設計，本文對測試儀中模擬信號采集、存儲模塊進行設計。
　　通過對任務要求的分

2、析，設計了多通道數(shù)據采集、存儲模塊的實現(xiàn)方案，提出了多通道數(shù)據采集電路設計中必須解決的關鍵技術－抑制通道串擾的方法；設計了實現(xiàn)多通道信號采集存儲模塊的輸入阻抗匹配、信號調理、通道切換、模數(shù)轉換、邏輯時序、數(shù)據存儲及LVDS接口電路；實現(xiàn)了32路模擬信號的高速無串擾采集。設計中以FPGA作為整個硬件電路的中心邏輯控制單元，減少了由分離器件組成的外圍電路，有效地提高了系統(tǒng)的可靠性。該儀器采用了板卡式配置結構，具有快速組建、維護便捷、硬件復用