受控線性移位測試生成方法研究.pdf

1、隨著集成電路(Integrated Circuit,IC)制造工藝水平的提升和芯片面積的增加,大規(guī)模集成電路測試需要越來越多的測試數(shù)據(jù)。SoC(System-on-a—Chip)逐漸成為IC發(fā)展的主流模式,在單芯片中集成了各種不同類型的IP(Intelectual Property)核,使得測試數(shù)據(jù)將更為龐大。龐大的測試矢量集會(huì)帶來很多問題。首先,測試設(shè)備需要更大的存儲(chǔ)容量來存儲(chǔ)這些矢量;其次,需要更多的測試通道;同時(shí),為了提供全速測試

2、,對測試設(shè)備的頻率要求也日益趨高。所有這些問題,使得IC測試在IC的生產(chǎn)成本中所占的比重越來越大,也使得測試面臨的挑戰(zhàn)越來越嚴(yán)峻。因此,需要尋求新的測試方法來解決測試代價(jià)過大的問題。
　　 可測性設(shè)計(jì)(Design for Testability,DFT)是解決測試問題的一個(gè)比較好的辦法,可測性設(shè)計(jì)通過在對IC進(jìn)行設(shè)計(jì)的同時(shí)就考慮它的測試問題,使得IC生產(chǎn)出來后能較容易地被測試。內(nèi)建自測試(Build-In Self-Test,

3、BIST)就是一種非常重要和常用的可測性設(shè)計(jì)技術(shù),已經(jīng)成為解決板級測試和SOC測試問題的首選可測性設(shè)計(jì)手段。
　　 BIST設(shè)計(jì)方案的關(guān)鍵在于測試矢量(或向量)生成器(Test-Pattern Generator,TPG)的設(shè)計(jì)。本文在受控線性移位BIST結(jié)構(gòu)的基礎(chǔ)上提出了一種基于受控線性移位的測試矢量生成方法。在此方法中,通過對故障精簡后的每個(gè)故障點(diǎn)分別產(chǎn)生對應(yīng)的測試向量,利用直接存儲(chǔ)(不需任何解壓電路)控制碼控制線性移位的方

4、法,以一個(gè)向量為初始向量進(jìn)行移位匹配,動(dòng)態(tài)生成整個(gè)測試集。實(shí)驗(yàn)結(jié)果表明,應(yīng)用該方法減少總的測試時(shí)間和存儲(chǔ)開銷的效果十分顯著。
　　 由于本文所提出的受控線性移位生成測試矢量方法是一種test-per-clock的BIST測試方法。作為一種全速BIST測試,被測電路有可能由于持續(xù)的高溫而失效或被燒壞。在本文的最后,對該測試方案下的測試功耗進(jìn)行了優(yōu)化,通過對原測試集中的向量進(jìn)行挑選,在應(yīng)用測試激勵(lì)和響應(yīng)捕獲時(shí)屏蔽了大量無關(guān)向量,從而