2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩79頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、伴隨著集成電路(簡稱IC)的飛速發(fā)展,大規(guī)模電路設計和復用方法的需要使得設計流程迅速轉向高層描述,現(xiàn)在大多數(shù)設計都在寄存器傳輸級(簡稱RTL)進行;同時,人們對電子產品可靠性的需求也與日俱增,為了確保數(shù)字系統(tǒng)的正常工作,就必須對集成電路進行充分的測試;另外,超大規(guī)模集成電路(簡稱VLSI)的設計越來越離不開CAD工具,設計的需求推動了CAD工具的發(fā)展。這些現(xiàn)狀都帶來了對傳統(tǒng)門級測試的挑戰(zhàn),發(fā)展高層測試迫在眉睫。其中,電路的測試生成是測試

2、的核心問題之一。 本文在綜述集成電路測試與設計驗證的方法與技術的基礎上,針對目前已有的高層電路模型普遍存在不能很好的同時體現(xiàn)描述的可控性、可觀性和時序信息的問題,從目前電路設計廣泛采用的寄存器傳輸級的行為描述中,提取了一種新的電路模型-CRG模型,將電路的Verilog HDL描述源文件語句歸為條件語句和賦值語句,抽象成條件-結果圖模型。該模型能很好的體現(xiàn)電路的控制關系和一定的數(shù)據(jù)關系,并且直接體現(xiàn)了時序信息。同時,由于該模型是

3、直接處理源設計文件而來,因此我們在不了解電路具體的實現(xiàn)功能的情況下也能進行模型提取。然后在此模型基礎上進行測試生成,這是一種基于模擬的、以被測模塊的可控性和可觀性信息為目標的測試生成算法。在模擬的開始階段,不指定任何初始激勵的值,隨著時間幀的推進,進行一系列的模擬之后,將會得到含有若干X值的測試序列,采用一定的方法填充后得到最后所需的完整的測試序列。其生成的測試序列不僅可以用于電路的設計驗證,而且可以供芯片的功能測試之用。 對部

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論