多通道數(shù)據(jù)緩沖區(qū)管理和控制器FIFO模塊設計與實現(xiàn).pdf

1、基于PCI總線的高速多通道HDLC數(shù)據(jù)幀處理器芯片是各種網(wǎng)絡環(huán)境和數(shù)據(jù)交換設備中的關鍵芯片.目前，計算機通信網(wǎng)絡飛速發(fā)展，作為計算機主流的PCI局部總線將在光纖通信接口，高速數(shù)據(jù)的多媒體綜合寬帶業(yè)務中發(fā)揮重大作用.因此研究開發(fā)基于PCI總線接口和通信協(xié)議的超大規(guī)模集成電路芯片是具有應用前景和市場價值的.PCI總線資源是同一總線上的設備所共享的，每一個設備都必須具備一定的本地數(shù)據(jù)緩沖能力，以避免或減少在不能立刻進行PCI總線數(shù)據(jù)傳輸時數(shù)據(jù)

2、丟失的情況.目前最常用也是最方便的方式是采用先入先出存儲器FIFO（First In First Out）進行本地數(shù)據(jù)的緩沖.FIFO在進行數(shù)據(jù)緩沖的同時具有外部電路接口簡單，易于使用的良好特性.通過為某一個用戶提供足夠深度的數(shù)據(jù)緩沖區(qū)，就可以解決PCI總線資源獲取需要等待的問題.當一個PCI總線設備需要處理多個獨立用戶的數(shù)據(jù)傳輸時，我們可以為每一個用戶都加入一個獨立的FIFO用于各自的數(shù)據(jù)緩沖.但是如果用戶的數(shù)量多達上百個，并且需要的

3、存儲量各不相同時，這種做法就不再適合.為了滿足這類設計需要，目前主流的做法是以通用的雙端口SRAM為核心，結合相應的管理電路，使得每一個用戶都可以得到具有深度可靈活配置、外部接口與獨立FIFO完全相同等特點的本地數(shù)據(jù)緩沖區(qū)資源.能夠滿足這樣要求的電路我們稱為多通道FIFO.我們所設計的多通道FIFO目前最多支持128邏輯通道.它采用塊鏈表的數(shù)據(jù)結構對雙端口SRAM進行組織和管理，系統(tǒng)主機（HOST）可對FIFO塊鏈表存儲器和通道狀態(tài)存儲

4、器進行初始化配置.多通道FIFO內核分為收發(fā)相互獨立的兩個部分.每個模塊的核心是數(shù)據(jù)緩沖存儲器、通道狀態(tài)存儲器、塊鏈表存儲器及相應的傳輸控制電路.該芯片的FIFO模塊在與一些國外同類型的商用芯片相比，芯片在線路接口速率和邏輯通道數(shù)方面進行了擴展，特別是改進和完善了數(shù)據(jù)緩沖區(qū)數(shù)據(jù)管理的結構和控制算法，減輕了數(shù)據(jù)交互過程中而導致的主機系統(tǒng)的負擔，提高了PCI總線的利用率，提升了芯片整體的性能和運行效率，具有良好的實用價值.多通道FIFO模塊