多值可編程邏輯陣列的優(yōu)化設計研究.pdf_第1頁
已閱讀1頁，還剩59頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、該文首先系統(tǒng)地介紹了多值邏輯的邏輯設計.尤其是多值邏輯的代數(shù)系統(tǒng)、多值基本 門電路以及它們與二值邏輯的聯(lián)系和區(qū)別.然后基于K.Vijayuan Asari和C.Eswaran提出的 多值邏輯函數(shù)的解析表達式,設計了一種通用的MVPLAs的優(yōu)化設計問題.以對二變量四值邏輯加法器的應用為例,給出了具體的實現(xiàn)電路以及一定的仿真波形.對比分析表明,能夠達到減少其內部二值"與--或"陣列規(guī)模的目的.最后,該文運用線性代數(shù)理論MVPLAs優(yōu)化前后的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論