基于與或陣列結(jié)構(gòu)的可編程邏輯器件的可測(cè)性設(shè)計(jì)研究.pdf

1、基于與或陣列結(jié)構(gòu)的可編程邏輯器件的可測(cè)性設(shè)計(jì)研究摘要科技的發(fā)展，電子技術(shù)的應(yīng)用，推動(dòng)了電子產(chǎn)品的研發(fā)，引起了電子設(shè)計(jì)自動(dòng)化的提高，出現(xiàn)了大規(guī)模集成電路和片上系統(tǒng)(SOC)。由于專用集成電路設(shè)計(jì)成本高，周期長(zhǎng)，而可編程邏輯器件(PLD)易于設(shè)計(jì)，周期短，可再利用，因此可編程邏輯器件得到了迅猛發(fā)展，不僅集成規(guī)模被提高，而且可以作為SOC的內(nèi)核IP使用。隨之而來的便是器件的質(zhì)量問題。如何檢測(cè)PLD的質(zhì)量，確定其成品率己成為當(dāng)務(wù)之急，與電路功能

2、設(shè)計(jì)一起確立為電子設(shè)計(jì)中的兩大主題。本論文緊跟科技發(fā)展動(dòng)向，主要研究了基于與或陣列結(jié)構(gòu)的PLD的可測(cè)性設(shè)計(jì)問題。首先從PLD的基本單元著手，研究分析了已有的關(guān)于與或陣列的可測(cè)性問題，總結(jié)出四種可測(cè)性設(shè)計(jì)方案，即使用特殊編碼的并發(fā)性可測(cè)性設(shè)計(jì)，采用奇偶檢測(cè)器的可測(cè)性設(shè)計(jì)，進(jìn)行特征值分析的可測(cè)性設(shè)計(jì)以及分塊可測(cè)性設(shè)計(jì)，并介紹了PLD中的邊界掃描技術(shù)。隨后，論文介紹了一種自行研究的基于末端倒置、縱向觀測(cè)的與或陣列可測(cè)性設(shè)計(jì)方案。這種方案根據(jù)電

3、路的結(jié)構(gòu)特點(diǎn)，采用了一種特殊處理辦法，在測(cè)試狀態(tài)下，可以把電路的原始輸出端當(dāng)作輸入端使用，并在電路內(nèi)部的乘積線端接入異或門，對(duì)測(cè)試結(jié)果進(jìn)行壓縮。經(jīng)過各種方案對(duì)比及應(yīng)用條件分析，得出結(jié)論:此方案在保證高故障檢測(cè)覆蓋率的情況下，不僅使用通用測(cè)試集，減少測(cè)試矢量數(shù)，還大大節(jié)約了附加硬件開銷，特別適合于大規(guī)模PLD的內(nèi)測(cè)試設(shè)計(jì)。最后，論文就大規(guī)模PLD的內(nèi)測(cè)試設(shè)計(jì)提出了指導(dǎo)性設(shè)計(jì)方案:采用基于末端倒置、縱向觀測(cè)的可測(cè)性設(shè)計(jì)方案處理與或陣列測(cè)試、

4、采用掃描通路技術(shù)實(shí)施內(nèi)部觸發(fā)器測(cè)試。并討論了有無邊界掃描電路下的測(cè)試矢量產(chǎn)生、施加，及測(cè)試結(jié)果響應(yīng)。新的基于末端倒置、縱向觀測(cè)的與或陣列可測(cè)性設(shè)計(jì)方案的提出，及大規(guī)模PLD內(nèi)鋇1試設(shè)計(jì)的討論為PLD的研發(fā)、應(yīng)用和推廣注入了強(qiáng)大的動(dòng)力，必將引起PLD量和質(zhì)的更上一層。關(guān)鍵詞:與或陣列，可編程邏輯器件，可測(cè)性設(shè)計(jì)，通路掃描法，邊界掃描法。arraysbyusingtheschemebasedonoutputinversionandportr

5、aitobservationtestinginteriorflipflopbyadoptingthescanpathtechnique.Moreoverthegenerationandinflictionofthetestpatternandtheresponseofthetestresultwithorwithoutboundaryscancircuitsarediscussed.Theproposalofanewstyletesta

6、bledesignschemebasedonoutputinversionandportraitobservationforANDORarraysandthediscussionofthebuiltinselftestofverylargescalePLDsprovidetremendousmotivationfortheresearchapplicationandspreadofPLDs.AsaresultPLDswillbeenha