一種雷達(dá)脈沖檢波及參數(shù)測試模塊的設(shè)計(jì).pdf

1、在現(xiàn)代電子目標(biāo)偵查識別研究中，雷達(dá)脈沖參數(shù)測試應(yīng)用是一種典型的手段之一，通過對雷達(dá)脈沖信號時域參數(shù)如脈沖幅度（PA）、脈沖到達(dá)時間（TOA）和脈沖寬度（PW）等參數(shù)指標(biāo)的測量，輔以進(jìn)一步的算法計(jì)算，獲取脈沖的細(xì)節(jié)信息，協(xié)同偵測系統(tǒng)其他部分獲取的數(shù)據(jù)，完成目標(biāo)定位識別。同時，隨著通用數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）器件芯片的邏輯規(guī)模和處理速度等方面性能近年以來的快速提高，使得高速實(shí)時的脈沖信號參數(shù)測量成為可能。

2、>　　 本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的雷達(dá)脈沖實(shí)時檢波及參數(shù)測量方案，并通過理論分析推導(dǎo)和計(jì)算機(jī)仿真工作進(jìn)行了方案驗(yàn)證。在脈沖檢波方案中，重點(diǎn)分析了基于CIC結(jié)構(gòu)的抽取濾波器，從CIC濾波器實(shí)現(xiàn)結(jié)構(gòu)上進(jìn)行了優(yōu)化，降低系統(tǒng)資源占用率的同時，可以提高系統(tǒng)運(yùn)行速度。對于雷達(dá)脈沖信號參數(shù)的實(shí)時性測量問題，由于DSP處理速度的限制，文中采用FPGA硬件實(shí)現(xiàn)。在FPGA內(nèi)部直接實(shí)現(xiàn)比較器，運(yùn)算器等模塊，大大簡化了測量系統(tǒng)，系統(tǒng)的靈活性也得到增