低功耗浮點乘法部件的研究與設計.pdf

1、隨著集成電路制造工藝水平和計算機體系結構水平的不斷進步，處理器設計技術得到迅速發(fā)展，SoC的時代已經來臨。乘法運算作為處理器算術運算中的一個基本操作，得到了廣泛應用；乘法器具有面積大、延遲長、功耗高的特點，特別是浮點乘法部件。如何從結構設計，門級電路設計，以及物理設計等方面優(yōu)化乘法器的設計成為廣泛關注的問題。 本文結合龍芯l號處理器浮點乘法運算部件的設計工作，綜合延遲、面積和功耗三個方面系統(tǒng)地研究了乘法部件的各個過程，從結構設計

2、的角度提出優(yōu)化設計方法。以下是本文的主要貢獻與創(chuàng)新點： 1.編碼是快速乘法運算的基礎；考慮到編碼結果對乘法電路翻轉概率的影響，本文提出了一種改進低功耗Booth編碼方法，該方法相比傳統(tǒng)的Booth編碼方法，在適當增加延遲和面積的條件下可以有效降低功耗。 2.乘法的兩個操作數是可交換的；選擇適合編碼的操作數來作為編碼對象將有利于乘法的進行。本文提出了一種根據操作數的數位分布動態(tài)調整編碼的方法，該方法通過分析兩個操作數，從中

3、選擇更為適合編碼的操作數進行編碼，通過動態(tài)調整編碼對象，達到優(yōu)化功耗的目的。 3. 部分積累加的過程是乘法運算中占用資源最多的一個部分。對于部分積消減機制的研究經歷了由局部到全局的過程。本文提出了一種新的部分積消減樹生成算法。該算法與現有算法相比具有如下特點：通過協調進位與和之間的關系，達到全局的延遲最優(yōu)；通過加入平衡路徑的考慮，減少了不必要的翻轉。 4. 基于上述研究結果，本文提出了一種符合IEEE-754浮點運算