低壓低功耗CMOS模擬乘法器研究與設(shè)計.pdf

1、隨著采用電池供電的便攜電子產(chǎn)品的迅猛發(fā)展和普及，其性能要求越來越高，而且電池技術(shù)的發(fā)展遠遠不及IC及電子系統(tǒng)的發(fā)展，迫切要求采用低電壓的模擬電路來降低功耗，因而低壓低功耗模擬電路設(shè)計技術(shù)正成為目前的研究熱點。
　　 模擬乘法器是超大規(guī)模集成電路通信系統(tǒng)中重要模塊之一，被廣泛應(yīng)用于混頻器、可變增益放大器、自適應(yīng)濾波器、鎖相環(huán)等信號處理單元中，因此研究低壓低功耗模擬乘法器設(shè)計顯得非常必要。
　　 本文首先對國內(nèi)外模擬電路低壓

2、低功耗設(shè)計技術(shù)進行了廣泛的調(diào)查研究，并分析這些技術(shù)的優(yōu)缺點；其次介紹模擬乘法器的基本概念，乘法運算實現(xiàn)方法以及模擬乘法器的相關(guān)應(yīng)用：最后，基于飽和區(qū)工作的MOS型乘法器，提出了兩種應(yīng)用于低壓低功耗模擬乘法器電路的子單元.并聯(lián)耦合單元和減法單元，并就這兩種單元構(gòu)成的乘法器電路進行了系統(tǒng)的分析與比較，在吸取了這幾種乘法電路技術(shù)成果的提出了一種新型低壓低功耗模擬乘法器結(jié)構(gòu)。
　　 整個電路采用標準0.18μm CMOS工藝參數(shù)進行設(shè)計

3、，并經(jīng)過HSPICE工具仿真，仿真結(jié)果顯示，當電源電壓為1.5V時，整個電路的靜態(tài)功耗可低至0.27mW，直流線性輸入范圍達到-0.4V～0.4V，-3dB帶寬達到1.5GHz，通過采用MATLAB軟件對輸出電壓進行傅里葉分析，得到在輸入2MHz正弦信號時，輸出電壓中最大的諧波分量(三次諧波分量)比基波分量要低30dB，相比于其他幾種低壓低功耗乘法器，此乘法器電路既延續(xù)了它們低功耗寬頻帶的優(yōu)良性能，更重要的是電路非線性失真有了很大改善。