基于以太網(wǎng)的高速實(shí)時(shí)數(shù)據(jù)采集與傳輸系統(tǒng)設(shè)計(jì).pdf

1、數(shù)據(jù)采集系統(tǒng)搭建了由模擬世界通往數(shù)字世界的橋梁，并伴隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，滲透到科研、生產(chǎn)和生活的多個(gè)領(lǐng)域，得到了廣泛的應(yīng)用。而工業(yè)化水平和信息技術(shù)的不斷提升，對(duì)系統(tǒng)性能提出了更高的要求，具備更高采集精度和傳輸速度的數(shù)據(jù)采集系統(tǒng)逐步成為研究的熱點(diǎn)。
　　本文介紹了數(shù)據(jù)采集系統(tǒng)的相關(guān)概念以及組成結(jié)構(gòu)，并針對(duì)日常生活以及工業(yè)生產(chǎn)中常使用的±5V范圍的正弦模擬信號(hào)，設(shè)計(jì)了一種成本低、性能高、實(shí)時(shí)性強(qiáng)、靈活性好的以FPGA為主

2、控單元的數(shù)據(jù)采集、預(yù)處理以及傳輸?shù)挠布脚_(tái)。首先為使模數(shù)轉(zhuǎn)換器達(dá)到最佳轉(zhuǎn)換性能，通過(guò)設(shè)計(jì)模數(shù)轉(zhuǎn)換器前端衰減電路，完成外部輸入模擬信號(hào)到模數(shù)轉(zhuǎn)換器輸入量程的匹配;其次通過(guò)FPGA內(nèi)部的硬件資源利用窗函數(shù)法設(shè)計(jì)FIR濾波器，完成對(duì)采集數(shù)據(jù)的預(yù)處理;最后通過(guò)Altera公司的SOPCBuilder工具構(gòu)建以嵌入式軟核處理器NiosⅡ?yàn)橹骺貑卧囊蕴W(wǎng)高速實(shí)時(shí)數(shù)據(jù)傳輸平臺(tái)，并結(jié)合千兆網(wǎng)PHY芯片完成預(yù)處理后的數(shù)據(jù)由FPGA至PC的傳輸系統(tǒng)設(shè)計(jì)。

3、
　　整體方案采用AnalogDevice公司的高速模數(shù)轉(zhuǎn)換器AD9226、Marvell（美滿）公司千兆網(wǎng)PHY芯片88E1111以及Altera公司的CycloneⅡ系列的FPGA構(gòu)建硬件平臺(tái)，以QuartusⅡ以及NiosⅡ集成開(kāi)發(fā)環(huán)境(IDE)為軟件平臺(tái)，并利用硬件描述語(yǔ)言(verilog)和C語(yǔ)言完成整個(gè)系統(tǒng)設(shè)計(jì)。最終將采集數(shù)據(jù)通過(guò)千兆以太網(wǎng)發(fā)送至上位機(jī)，便于數(shù)據(jù)的后期分析與處理。經(jīng)數(shù)據(jù)傳輸測(cè)試實(shí)驗(yàn)表明，被測(cè)數(shù)據(jù)可實(shí)時(shí)的