基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng).pdf

1、隨著我國(guó)航天技術(shù)的迅猛發(fā)展，對(duì)于航天試驗(yàn)領(lǐng)域的重要部分——數(shù)據(jù)采集技術(shù)的要求也越來(lái)越高。本文以10N推力發(fā)動(dòng)機(jī)高空脈沖點(diǎn)火試驗(yàn)中對(duì)爆燃?jí)毫Ψ宓牟杉鬄樵O(shè)計(jì)指標(biāo)，完成了基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)。系統(tǒng)的模擬帶寬為DC~80kHz，實(shí)時(shí)連續(xù)采集速率可達(dá)5Msps，A/D分辨率12位，雙通道數(shù)據(jù)緩存容量32MB。
　　在硬件電路的設(shè)計(jì)上，通過(guò)AD8138調(diào)理的雙路模擬信號(hào)經(jīng)AD9238后完成同步高速模數(shù)轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)緩存到

2、大容量的SDRAM中，最終通過(guò)PCI總線(xiàn)上傳到上位機(jī)。為提高硬件電路的電磁兼容性，對(duì)PCB設(shè)計(jì)中高頻信號(hào)的返回路徑以及系統(tǒng)工作的電磁環(huán)境進(jìn)行了細(xì)致分析，并提出了六層電路板的分層與布線(xiàn)策略。
　　在控制邏輯的設(shè)計(jì)中，為實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)采集，著重解決了硬件控制核對(duì)大容量SDRAM的乒乓控制和PCI總線(xiàn)的DMA傳輸兩項(xiàng)技術(shù)。使用多種EDA工具協(xié)同設(shè)計(jì)，并用基于邏輯鎖定的模塊化設(shè)計(jì)流程完成了控制邏輯的仿真、綜合及驗(yàn)證，消除了設(shè)計(jì)中的違規(guī)時(shí)序，