基于FPGA硬件設(shè)計(jì)和仿真方法探索與研究.pdf

1、本文以數(shù)字基帶傳輸系統(tǒng)的FPGA硬件實(shí)現(xiàn)為例，重點(diǎn)研究并討論了FPGA硬件設(shè)計(jì)與科學(xué)計(jì)算軟件仿真交叉使用的幾種方法。對(duì)傳統(tǒng)的FPGA設(shè)計(jì)流程進(jìn)行改進(jìn)，提出了適合預(yù)設(shè)計(jì)系統(tǒng)的特點(diǎn)和需求的新的設(shè)計(jì)方法。主要內(nèi)容包括三個(gè)方面：系統(tǒng)設(shè)計(jì)中融入FPGA硬件設(shè)計(jì)和Matlab軟件仿真相結(jié)合的方法；基于DSP Builder的FPGA設(shè)計(jì)方法；基于Scilab/Scicos-HDL的FPGA設(shè)計(jì)方法的探索和研究。在基于FPGA和Matlab相結(jié)合的設(shè)

2、計(jì)方法中，在設(shè)計(jì)之初借助Matlab仿真并產(chǎn)生濾波器的抽頭系數(shù)，在設(shè)計(jì)中利用Matlab代替FPGA完成開方、對(duì)數(shù)等運(yùn)算，實(shí)時(shí)輸出運(yùn)算結(jié)果，在設(shè)計(jì)的最后利用Matlab驗(yàn)證設(shè)計(jì)的正確性并分析系統(tǒng)的性能。此外，本文還為Matlab在FPGA設(shè)計(jì)過程中的輔助功能集成了可視化的界面，增強(qiáng)程序的可移植性。最后將設(shè)計(jì)下載到FPGA芯片中，并使用示波器觀察輸出波形，通過統(tǒng)計(jì)誤碼率分析系統(tǒng)的性能。在基于DSP Builder的設(shè)計(jì)方法的研究中，首先討

3、論該設(shè)計(jì)方法的意義及設(shè)計(jì)流程，進(jìn)而以設(shè)計(jì)數(shù)字基帶傳輸系統(tǒng)為例，闡述該設(shè)計(jì)方法的應(yīng)用與實(shí)現(xiàn)，最后通過設(shè)計(jì)過程總結(jié)該設(shè)計(jì)方法的優(yōu)勢(shì)與不足。
　　 本文提出了基于Scicos-HDL工具箱的設(shè)計(jì)方法，首先以設(shè)計(jì)數(shù)字基帶傳輸系統(tǒng)為例測(cè)試該工具箱的性能，針對(duì)庫模塊較少的問題，著重研究Scicos-HDL庫模塊的設(shè)計(jì)技術(shù)，并以數(shù)字基帶傳輸系統(tǒng)的模塊設(shè)計(jì)為例，將其設(shè)計(jì)為Scicos-HDL的庫模塊，實(shí)現(xiàn)了既能在Scilab中仿真驗(yàn)證，又能自動(dòng)